數(shù)電練習(xí)答案省名師優(yōu)質(zhì)課賽課獲獎(jiǎng)?wù)n件市賽課百校聯(lián)賽優(yōu)質(zhì)課一等獎(jiǎng)?wù)n件

1-1用邏輯代數(shù)基本公式和慣用公式將以下邏輯函數(shù)化為最簡(jiǎn)與或形式1/671-2寫出圖中各邏輯圖邏輯函數(shù)式，

并化簡(jiǎn)為最簡(jiǎn)與或式。2/67解：1-3試畫出用與非門和反相器實(shí)現(xiàn)以下

函數(shù)邏輯圖。3/670111011101111111CD00011110AB00011110Y11-4用卡諾圖化簡(jiǎn)法將以下函數(shù)化為

最簡(jiǎn)與或形式。4/6711000110BC00011110A01Y21-4用卡諾圖化簡(jiǎn)法將以下函數(shù)化為

最簡(jiǎn)與或形式。5/6711010111BC00011110A01Y31-4用卡諾圖化簡(jiǎn)法將以下函數(shù)化為

最簡(jiǎn)與或形式。6/671111100100011111CD00011110AB00011110Y41-47/67（1）約束條件AB+CD=001x011x1xxxx01x1CD00011110

AB00011110Y11-5將以下函數(shù)化為最簡(jiǎn)與或函數(shù)式。8/67（2）Y（A，B，C，D）=Σ(m3,m5,m6,m7,m10)，給定約束條件為m0+m1+m2+m4+m8=01-5將以下函數(shù)化為最簡(jiǎn)與或函數(shù)式。xx1xx1110000x001CD00011110

AB00011110Y29/67（3）Y（A，B，C，D）=Σ(m2,m3,m7,m8,m11,m14)給定約束條件為:m0+m5+m10+m15=0。x0110x1000×1101xCD00011110

AB00011110Y31-510/671)輸入懸空時(shí)，三極管截止，V0＝10v；2)輸入為0v時(shí)，三極管截止，V0＝10v；3)輸入為5v時(shí)，三極管飽和，V0＝0.3v;2-1在圖(a)(b)兩個(gè)電路中，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓υ0數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后υBE≈0.7V，電路參數(shù)如圖中所注。11/672-1在圖(a)(b)兩個(gè)電路中，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓υ0數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后υBE≈0.7V，電路參數(shù)如圖中所注。1)輸入懸空時(shí)，三極管飽和，V0＝0.3v；2)輸入為0v時(shí)，三極管截止，V0＝5v；3)輸入為5v時(shí)，三極管飽和，V0＝0.3v。12/67VI2T1R1+5VT2T5VVB1=2.1V1)v

I2=1.4v2)v

I2=0.2v3)v

I2=1.4v4)v

I2=0v5)v

I2=1.4v2-2試說(shuō)明在以下情況下，用萬(wàn)用電表測(cè)量圖2.2v

I2端得到電壓各為多少？1）vI1懸空；2）v

I1接低電平(0.2V)；3）v

I1接高電平(3.2V)；4）v

I1經(jīng)51Ω電阻接地；5）v

I1經(jīng)10kΩ電阻接地。與非門為74系列TTL電路，萬(wàn)用電表使用5V量程，內(nèi)阻為20kΩ/V。13/67Y1=0Y2=1Y3=1Y4=02-3判斷74系列TTL門電路輸出是什么狀態(tài)

（高電平、低電平或高阻態(tài)）。14/672-3判斷74系列TTL門電路輸出是什么狀態(tài)

（高電平、低電平或高阻態(tài)）。Y5為高阻態(tài)Y6=0Y7=1Y8=015/67YI=1Y2=0Y3=0Y4=O2-4說(shuō)明圖中各門電路輸出是高電平還是低電平。已知它們都是CC4000系列CMOS電路。16/672-5試說(shuō)明以下各種門電路中哪些能夠?qū)⑤敵龆瞬⒙?lián)使用（輸入端狀態(tài)不一定相同）。（1）含有推拉式輸出級(jí)TTL電路；(不能)（2）TTL電路OC門；（能）（3）TTL電路三態(tài)輸出門；

（能）（4）普通CMOS門；(不能)（5）漏極開路輸出CMOS門；

（能）（6）CMOS電路三態(tài)輸出門。（能）17/672-6在CMOS電路中有時(shí)采取圖(a)~(d)所表示擴(kuò)展功效使用方法，試分析各圖邏輯功效，寫出Y1~Y4邏輯式。已知電源電壓VDD=10V，二極管正向?qū)▔航禐?.7V。18/672-6在CMOS電路中19/673-1圖是對(duì)十進(jìn)制數(shù)9求補(bǔ)集成電路CC14561邏輯圖，寫出當(dāng)COMP=1、Z=0和COMP=0、Z=0時(shí)Y1、Y2、Y3、Y4邏輯式。20/673-121/67注意需要化簡(jiǎn)3-2分析圖所表示電路，寫出輸出Z邏輯函數(shù)式。

74LS151為8選1數(shù)據(jù)選擇器。22/67BAC13-3用4選1數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)23/673-4某醫(yī)院有一、二、三、四號(hào)病室4間，每室設(shè)有呼叫按鈕，同時(shí)在護(hù)士值班室內(nèi)對(duì)應(yīng)地裝有一號(hào)、二號(hào)、三號(hào)、四號(hào)4個(gè)指示燈?，F(xiàn)要求：當(dāng)一號(hào)病室按鈕按下時(shí)，不論其它病室按鈕是否按下，只有一號(hào)燈亮；當(dāng)一號(hào)病室按鈕沒(méi)有按下而二號(hào)病室按鈕按下時(shí)，不論三、四病室按鈕是否按下，只有二號(hào)燈亮；當(dāng)一、二病室按鈕都未按下而三號(hào)病室按鈕按下時(shí)，不論四號(hào)病室按鈕是否按下，只有三號(hào)燈亮；只有在一、二、三病室按鈕均未按下而按下四號(hào)病室按鈕時(shí)，四號(hào)燈才亮。試用優(yōu)先編碼器74LS148和門電路設(shè)計(jì)滿足上述控制要求邏輯電路，給出控制四個(gè)指示燈狀態(tài)高、低電平信號(hào)。24/673-4解答依據(jù)題意進(jìn)行邏輯函數(shù)和邏輯變量定義、賦值、列真值表注意:與輸入無(wú)效情況相同，怎樣改進(jìn)？25/67&Y1ABC1003-5試畫出用3線-8線譯碼器74LS138和門電路產(chǎn)生以下多輸出

邏輯函數(shù)邏輯圖。26/67D3D2D1

D0

11010Y3Y2Y1Y03-6能否用一片4位并行加法器74LS283將余3代碼轉(zhuǎn)換成8421

二-十進(jìn)制代碼？假如可能，應(yīng)該怎樣連線？27/67QQ不定態(tài)Q：Q：4-1若主從結(jié)構(gòu)RS觸發(fā)器各輸入端電壓波形如圖中所給出，試畫出Q電壓波形。設(shè)觸發(fā)器初始狀態(tài)為Q=0。28/67Q：Q：4-2已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP電壓波形如圖

所表示，試畫出Q、Q端對(duì)應(yīng)電壓波形。29/67D:Q:Q:4-3已知維持阻塞結(jié)構(gòu)D觸發(fā)器各輸入端電壓波形如圖所表示，

試畫出Q、Q端對(duì)應(yīng)電壓波形。30/674-4設(shè)圖4.4中各觸發(fā)器初始狀態(tài)皆為Q=0，試畫出在CP

信號(hào)連續(xù)作用下各觸發(fā)器輸出端電壓波形。31/674-432/674-433/674-434/67驅(qū)動(dòng)方程輸出方程5-1分析圖時(shí)序電路邏輯功效，寫出電路驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路狀態(tài)轉(zhuǎn)換圖,說(shuō)明電路能否自開啟。35/67Q3Q2Q1Y00111011110100000100010001101五進(jìn)制計(jì)數(shù)器，且有自開啟能力5-1狀態(tài)方程：輸出方程：狀態(tài)轉(zhuǎn)換圖：36/67驅(qū)動(dòng)方程：輸出方程：5-2試分析圖時(shí)序電路邏輯功效，寫出電路驅(qū)動(dòng)方程、

狀態(tài)方程和輸出方程，畫出電路狀態(tài)轉(zhuǎn)換圖。

A為輸入邏輯變量。37/67Q2Q1YA0001111001010111000000005-2狀態(tài)方程：輸出方程：狀態(tài)轉(zhuǎn)換圖：38/675-3在圖電路中，若兩個(gè)移位存放器中原始數(shù)據(jù)分別為

A3A2A1A0=1001，B3B2B1B0=0011，試問(wèn)經(jīng)過(guò)4個(gè)CP信號(hào)

作用以后兩個(gè)存放器中數(shù)據(jù)怎樣？

這個(gè)電路完成什么功效？39/675-340/675-4分析圖給出計(jì)數(shù)器電路，畫出電路狀態(tài)轉(zhuǎn)換圖，

說(shuō)明這是幾進(jìn)制計(jì)數(shù)器。41/6710010000000100100011010001010110S91、S92為異步置9置9信號(hào)為：0110可分析：七進(jìn)制計(jì)數(shù)器Q3Q2Q1Q0/1/0/0/0/0/0/05-411011042/675-5試分析圖中計(jì)數(shù)器，在M=1和M=0時(shí)各為幾進(jìn)制？M=1時(shí)為6進(jìn)制M=0時(shí)為8進(jìn)制→0010→0011→0100→0101→0110→0111→1000→1001→→0100→0101→0110→0111→1000→1001→43/67

A=1時(shí)清零信號(hào)為：1011電路為十一進(jìn)制計(jì)數(shù)器；74LS161為異步清零A=0時(shí)清零信號(hào)為：1001電路為九進(jìn)制計(jì)數(shù)器。5-6圖電路是可變進(jìn)制計(jì)數(shù)器。試分析

當(dāng)控制變量A為1和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。44/676-1圖是一個(gè)16×4位ROM，A3A2A1A0為地址輸入，D3D2D1D0數(shù)據(jù)輸出。若將D3、D2、D1、D0視為A3、A2、A1、A0邏輯函數(shù)，試寫出D3、D2、D1、D0邏輯函數(shù)式。45/676-2用ROM設(shè)計(jì)一個(gè)組合電路，用來(lái)產(chǎn)生以下一組邏輯

函數(shù)列出ROM應(yīng)有數(shù)據(jù)表，畫出存放矩陣點(diǎn)陣圖。46/67ABCDY1Y2Y3Y4A3A2A1A0W0W1W2W3W4W5W6W7W8W9W10W11W12W13W14W15地址譯碼器D0D1D2D36-247/677-1畫出用兩片4級(jí)-16線譯碼器74LS154組成5線-32線譯碼器接線圖。圖中SA、SB是兩個(gè)片選端，譯碼器工作時(shí)應(yīng)使和同時(shí)為低電平。當(dāng)輸入信號(hào)A3A2A1A0為0000~1111這16種狀態(tài)時(shí)，輸出端從0到15依次給出低電平輸出信號(hào)。48/677-1A3A2A1A0A549/677-2分析圖中計(jì)數(shù)器電路分頻比（Y與CP頻率之比）?！?001→1010→1011→1100→1101→1110→1111→→0111→1000→1001→1010→1011→1100→1101→1110→1111→低位：高位：7進(jìn)制9進(jìn)制63進(jìn)制計(jì)數(shù)器，Y與CP頻率之比為1：6350/677-3用二-十進(jìn)制優(yōu)先編碼器74LS147和計(jì)數(shù)器74160組成可控分頻器，試說(shuō)明當(dāng)輸入信號(hào)A、B、C、D、E、F、G、H、I分別為低電平時(shí)由Y端輸出脈沖頻率各為多少。已知CP頻率為10kHz。51/67地址輸入數(shù)據(jù)輸出A3A2A1A0D3D2D1D0000011110001000000100011001101000100010101011010011010010111100010001111100111001010000110110010110000011101010011100111111100007-4圖是用16×4位ROM和74LS161

組成脈沖分頻電路，ROM

數(shù)據(jù)表如表所表示。試畫出在CP

信號(hào)連續(xù)作用下D3、D2、D1和

D0輸出電壓波形，

并說(shuō)明它們和CP信號(hào)頻率之比。52/6774LS161組成十五進(jìn)制計(jì)數(shù)器：0001～11117-4

123456789101112131415

CPD0D1D2D3000011000010101001011001000111110011100001001000001011100000D0:7/15D1:5/15D23/15D3:1/1553/67Q2Q2Q1Q1Q0Q0寫出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換圖，描述其功效，并說(shuō)明其能否自開啟驅(qū)動(dòng)方程：8-1由JK觸發(fā)器和PLA組成時(shí)序邏輯電路如圖所表示，試分析其功效54/67狀態(tài)方程：8-1驅(qū)動(dòng)方程：55/67狀態(tài)轉(zhuǎn)換圖：Q2Q1Q0000001011010110111101100∴六進(jìn)制計(jì)數(shù)器，且有自開啟能力8-156/67ABCY1Y20000000101010100110110010101011101011110解：設(shè)A、B、C按下為1；不按為0打開鎖Y1為1，報(bào)警Y2為18-2試用如圖PLA器件設(shè)計(jì)一保密鎖邏輯電路。在此電路中，保密鎖上有A、B、C三個(gè)按鈕。當(dāng)三個(gè)按扭同時(shí)按下時(shí)，或A、B兩個(gè)同時(shí)按下時(shí)，或按下A、B中任一位按鈕時(shí)，鎖就能被打開；而不符合上列組合狀態(tài)時(shí)，將使電鈴發(fā)出報(bào)警響聲。要求寫出必要設(shè)計(jì)步驟，并畫出包含PLA陣列圖邏輯圖。57/67ABC×××××××××××Y1Y2××8-258/67VO9-1在圖示施密特觸發(fā)器電路中，已知R1=10kΩ，R2=30kΩ。G1和G2為CMOS反相器，VDD=15V。

1)試計(jì)算電路正向閾值電壓VT+、負(fù)向閾值電壓VT-和

回差電壓ΔVT。

2)針對(duì)輸入信號(hào)，試畫出輸出電壓波形。59/67解：（1）VT+＝8vVT-＝4vΔVT＝4v

（2）VT+＝5vVT-＝2.5vΔVT＝2.5v9-2在用555定時(shí)器接成施密特觸發(fā)器電路中，試求：

（1）當(dāng)VCC=12V，而且沒(méi)有外接控制電壓時(shí)，VT+、VT-

及ΔVT值。

（2）當(dāng)VCC=9V、外接控制電壓VCO=5V時(shí)，VT+、VT-、

ΔVT各為多少？60/67解：tuctuoVcc2/3Vcc1/3VccTT1T29-3在用555定時(shí)器組成多諧振蕩器電路中，若R1=R2=5.1kΩ，C=0.01μF，VCC=12V，試計(jì)算電路振蕩頻率

61/67解：10-1在權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若取VREF=5V，試求

當(dāng)輸入數(shù)字量為d3d2d1d0=0101時(shí)輸出電壓。

62/67解：10-2若A/D轉(zhuǎn)換器（包含取樣-保持電路）

輸入模擬電壓信號(hào)最高改變頻率為

10kHz，試說(shuō)明取樣頻率下限是多少？

完成一次A/D所用時(shí)間上限是多少？

63/6710-3試分析圖10.1電路工作原理，畫出輸出電壓

υ0波形圖。CB7520是10位倒T型電阻網(wǎng)絡(luò)DAC。

表10.1給出了RAM16個(gè)地址單元中所存數(shù)據(jù)。

高6位地址A9~A4一直為0，在表中沒(méi)有列出。

RAM輸出數(shù)據(jù)只用了低4位，作為CB7520輸入。因RAM高4位數(shù)據(jù)沒(méi)有使用，故表中也未列出。64/67地址輸入數(shù)據(jù)輸出A3A2A1A0D3D2D1D000000000000100010010001100110111010011110101111101100111011100111000000110010000101000011011001111000101110101111110100111