《VHDL實(shí)用教程》完整版【漢語(yǔ)版】-16第十四章

LL實(shí)用教程PAGE326PAGE317KONXINKONXINPAGE317KONXINKONXIN第14章第14章 電子設(shè)計(jì)競(jìng)賽實(shí)例介紹紹7一 例 主要基于杭州電子工業(yè)學(xué)院獲得一等獎(jiǎng)的設(shè)計(jì)方案 本項(xiàng)設(shè)計(jì)比較能反映設(shè)計(jì)者的電子技術(shù)基礎(chǔ)理論 軟硬件設(shè)計(jì)知識(shí)和A技術(shù)的應(yīng)用能力等方面的基本技能 然后介紹與之相關(guān)的通用開(kāi)發(fā)板§1.1 多功能等精度頻率計(jì)基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度將隨被測(cè)信號(hào)頻率的下降而降低 在實(shí)用中有較大的局限性 而等精度頻率計(jì)不但具有較高的測(cè)量精度 而且在整個(gè)頻率區(qū)域保持恒定的測(cè)試精度 )頻率測(cè)試功能 測(cè)頻范圍z z 測(cè)頻精度 測(cè)頻全域相對(duì)誤差恒為百萬(wàn)分之一)周期測(cè)試功能 )脈寬測(cè)試功能 測(cè)試范圍1 s s 測(cè)試精度1 s)占空比測(cè)試功能 測(cè)試精度1 14.1.1 測(cè)頻原理等精度測(cè)頻的實(shí)現(xiàn)方式可以簡(jiǎn)化為圖1來(lái)說(shuō)明 圖中預(yù)置門(mén)為r的一個(gè)脈沖1和CNT2標(biāo)準(zhǔn)頻率信號(hào)從1的時(shí)鐘輸入端K輸入 其頻率為s 經(jīng)整形后的被測(cè)信號(hào)從2的時(shí)鐘輸入端K輸入 e 測(cè)量頻率為x

圖1于I時(shí) 過(guò)D的Q動(dòng)計(jì)數(shù)器1和2 1 2分別對(duì)被測(cè)信為頻率為同時(shí)計(jì)數(shù) 當(dāng)預(yù)置門(mén)信號(hào)為低電平時(shí) 隨后而至的被測(cè)信號(hào)的上沿將使這兩個(gè)計(jì)閉 間r為x 數(shù)值為s x/x=s/s )由此可推得 x=(s/s) Nx )為x 為c 為s 中 由于x計(jì)的 在r對(duì)x的計(jì)數(shù)x差 在此時(shí)間內(nèi)s的計(jì)數(shù)s沖 即| t| 1 則下式成立/x=s/Ns )e/x=s/Ns+ ) (1得 Fx=(Fs/) x 5)e=s/Ns+ et)] x =有 Fxe=

Fxe 將式) 代入式并整理得Fxe =

|et|s | et|1

|

1s (14-9)| |=即 e 1| |=Fxe Ns

4-1)

s=Tpr s ))相對(duì)測(cè)量誤差與頻率無(wú)關(guān))增大Tpr或提高s 可以增大s 差 )標(biāo)準(zhǔn)頻率誤差為 s 由于晶體的穩(wěn)定度很高 )等精度測(cè)頻方法測(cè)量精度與預(yù)置門(mén)寬度和標(biāo)準(zhǔn)頻率有關(guān) 與被測(cè)信號(hào)的頻率無(wú)關(guān)在預(yù)置門(mén)時(shí)間和常規(guī)測(cè)頻閘門(mén)時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下 等精度測(cè)量法的測(cè)量精度不變 而常規(guī)的直接測(cè)頻法精度隨著被測(cè)信號(hào)頻率的下降而下降 測(cè)試電路可采用14.1.2 測(cè)頻專(zhuān)用模塊工作原理和設(shè)計(jì)理利用L圖2所示1.測(cè)頻/測(cè)周期實(shí)現(xiàn)從L模塊的N端輸入標(biāo)準(zhǔn)頻率信號(hào)從L的D端輸入L的CR是此模塊電路的工作初始化信號(hào)輸入端 時(shí) 完成如下步驟)令0 選擇等精度測(cè)頻 在L的CLR端加一正脈沖信號(hào)以完成測(cè))由預(yù)置門(mén)控信號(hào)將L的T端置高電平 時(shí) 器1 進(jìn)行計(jì)數(shù) 器)預(yù)置門(mén)定時(shí)結(jié)束信號(hào)把L的T端置為低電平在時(shí) 1停止計(jì)數(shù) 斷2對(duì)s的計(jì)數(shù))計(jì)數(shù)結(jié)束后 CONTRL的D端將輸出低電平來(lái)指示測(cè)量計(jì)數(shù)結(jié)束 單片機(jī)得到此信號(hào)后 用B A分別讀回1和2的計(jì)數(shù)值 算 CHEKF

CHKF

OO0

N FOUT

FSD

AB

OO1 OO2 OO3 OO4 OO5 OO6 G D

OO7

FSD

OO0 OO1

AB

OO2 OO3 OO4 OO5

OO6 OO7 2 控制部件設(shè)計(jì)

圖2如圖3所示 當(dāng)D端T時(shí) 若N沿 則Q端變?yōu)楦唠娖?導(dǎo)通￠1和￠2 同時(shí)EEND被置為高電平作為狀態(tài)標(biāo)志 在D端T時(shí) 當(dāng)N沿 ￠與￠2的信號(hào)通道被切斷3 計(jì)數(shù)部件設(shè)計(jì)圖2中的計(jì)數(shù)器2是2位二進(jìn)制計(jì)數(shù)器 出8線 機(jī)可分4次將24 脈沖寬度測(cè)量和占空比測(cè)量模塊設(shè)計(jì)理 設(shè)計(jì)如圖4的電路原理示意圖 該信號(hào)的上的%號(hào)從端輸入 R號(hào) T號(hào) 圖4中2的L端與E的輸入端L相連 )向2的R)將E的NL端置高電平 量 這時(shí)2的輸入信號(hào)為)在被測(cè)脈沖的上沿到來(lái)時(shí) 的L端輸出高電平 標(biāo)準(zhǔn)頻率信號(hào)進(jìn)入計(jì)數(shù)器)在被測(cè)脈沖的下沿到來(lái)時(shí) 的L端輸出低電平計(jì)數(shù)器2被關(guān)斷)由單片機(jī)讀出2中的結(jié)果 并2子模塊的主要特點(diǎn)是 電路的

圖3有2被初始化過(guò)后才能工作 則L輸出始終為零 測(cè)到上沿后L平 時(shí) L平 D輸出高電平以便通知單片機(jī)測(cè)量計(jì)數(shù)已經(jīng)結(jié)束 如果先檢測(cè)到下沿 L并無(wú)變化 在檢測(cè)到上沿后 2來(lái) 法是通過(guò)測(cè)量脈沖寬度記錄的計(jì)數(shù)值1 然后將輸入信號(hào)反相 再測(cè)量其脈沖

C C D Q D Q D QC C CGT

QQ2

寬度測(cè)得計(jì)數(shù)值2 則可以計(jì)算出

圖4

QQ3

=占空比 =

14.1.3 頻率計(jì)功能模塊的VHDL描述述 的L邏輯描述程序模塊1或2 文件名 YEEYTT,,,:N:T7O:T1O)DEvFTLT:1OLL:1O,CLR)BEGINIFR='NT=SFTDK='NT=T+ENDIF;D,B)BEGINSEL(0)=; )=FL="N O=7OFL="N OO<=CNT(15DOWNTO8);FL="N O=3OFL="N O=1OE O=; DDQ<=CNT;D程序模塊H 文件名 YEYNT( ,,S:NT:TC DErtlOFFINIST=ND)RFDTD程序模塊L 文件名 YEYLT(,,,D:N,,,C:TC ENDCONTRL;ExFLL1:,,BEGINIFR='N 1=FTDN='N 1=ENDIF;DC=; D=1=ND; 2=DDD程序2 文件名 YEEY2T(,,R:N,L :TC DEvF2LQQ:STD_LOGIC_VECTOR(3DOWNTO1);L,,,2:LS:1O)=; )=,S)BEGINIFSTART='1'THEN F2<=FIN;E 2=T; DIFS=2N L=E L=; ENDIF;IFS=3N ENDD<='1';E D=; ENDD0<=F2ANDQQ(1); 0=T; 0=T,BEGINIFR='N QQ(1)<='0';FTD0='N QQ(1)<='1';ENDIF;D,BEGINIFR='N QQ(2)<='0';FTD0='N QQ(2)<='1';ENDIF;D,BEGINIFR='N QQ(3)<='0';FTD0='N QQ(3)<='1';ENDIF;DEND程序模塊E 文件名 YEYET,,,L:NT:TC DEvFE,,,BEGINIFL='N T=ELSE CLKOUT=LD; DDD根據(jù)圖2的接口方式 化 體 配 試 14.1.4 測(cè)頻主系統(tǒng)實(shí)現(xiàn)圖5所示 機(jī)1制 數(shù)出一片E完成各種測(cè)試功能由1進(jìn)行處理它從E讀回計(jì)數(shù)數(shù)據(jù)進(jìn)行運(yùn)算果用7段顯示器 在標(biāo)準(zhǔn)信號(hào)頻率為z的情況下 其測(cè)量精度可達(dá)1 8 即能夠顯示近8位有效數(shù)字 )圖5中的7PIN座為數(shù)顯與鍵控信號(hào)接由8片4完成串行顯示 其中1的0接8個(gè)4的輸出使能端1接第一2接時(shí)鐘系統(tǒng)設(shè)置8個(gè)鍵 下調(diào) 上調(diào)時(shí)間 自校 占空比 脈寬 周期 頻率 其中 時(shí)間 鍵選定后可通過(guò) 下調(diào) 和 上調(diào) 節(jié) 片4)D為測(cè)頻標(biāo)準(zhǔn)頻率z信號(hào)輸入端)T為被L模塊放大整形后的被測(cè)信號(hào) 由 N 輸入)F為自校頻率發(fā)生模塊 FP10P111P122

P0039P0138P02

A011A112 3 4A2P133P144

37P0336P04

13A314A4

60MHz晶振FSTD

VCCP155P166P177

35P0534P0633P07

A515A616A717

LATTICE34353435363738394041

67 184FINPUT

2AMPLVCC

8P33P321312P3515P3414

AT89C51

32P2021P2122P2223P2324

18B026B127B228B329

61CHEKF

與整形電路EA 31X1X2 1918RST9P37P361716

P2425P2526P2627P2728RXD10TXD11ALE30

VCC

B4B5B6B7P30P31P32P33

30313233ENDCHOICESTART

2MHz晶振頻率輸入頻率輸入數(shù)碼顯示與鍵控?cái)?shù)碼顯示與鍵控P11P1212MHz

233p

133p

10k

E1 +RST

P34P35P36P37

CLR/TRIGEENDADRBADRA

VCC

P13P14圖514.1.5 專(zhuān)用模塊測(cè)試控制信號(hào)說(shuō)明)P31F=0時(shí)等精度測(cè)頻 F=1時(shí)測(cè)脈寬)當(dāng)F=0時(shí)系統(tǒng)全清零功能 當(dāng)F=1時(shí)動(dòng)2 )EN號(hào) D=1計(jì)數(shù)結(jié)束)P自校測(cè)頻選擇 E=1測(cè)頻 E=0自校)T3當(dāng)F=0時(shí) 作為預(yù)置門(mén)閘 門(mén)寬可通過(guò)鍵盤(pán)由單片機(jī)控制 1時(shí)預(yù)置門(mén)打開(kāi) 當(dāng)F=1時(shí) T有第二功能 此時(shí) 當(dāng)0時(shí)測(cè)負(fù)脈寬 當(dāng)1時(shí)測(cè)正脈寬 ).號(hào) D=0時(shí)計(jì)數(shù)結(jié)束)A B 計(jì)數(shù)值讀出選通控制 若令D=B ADRA] 則當(dāng)1 2 3時(shí)可從0和2口由低8高8組4個(gè)842 計(jì) L圖常 需開(kāi)發(fā)的主控模塊多為數(shù)字系統(tǒng)與模擬系統(tǒng)相結(jié)合的綜合電子系統(tǒng) 系統(tǒng)多包括單片機(jī)最小系統(tǒng)于A開(kāi)發(fā)的A或D可編程高速系統(tǒng)統(tǒng)統(tǒng)存儲(chǔ)系統(tǒng)統(tǒng)轉(zhuǎn)換系統(tǒng)和A當(dāng)所有這些系統(tǒng)連成一協(xié)調(diào)的主控系統(tǒng)時(shí) 連線極為復(fù)雜高速通道的連線技術(shù) 以及數(shù)?；旌舷到y(tǒng)的抗干擾與單點(diǎn)接地要求很高 且焊成后根據(jù)實(shí)

P3.0P3.193C46KEY193C46

KEY2

KEY3

KEY4

KEY5

KEY6

KEY7

D1D2 D3D4D5D6KEY8 D7D8際需要變更系統(tǒng)通道結(jié)構(gòu)的靈AT89C51活性要求較高 特別是為了適應(yīng)不同的設(shè)計(jì)目的 系統(tǒng)要求能方便地更換不同規(guī)模的D芯片AT89C511 P板使用特點(diǎn)P板須與系統(tǒng)配合使用 1必須利用K提供的0芯在系統(tǒng)下載接口和通信線進(jìn)行下

50MHz12MHZGWDVP

CD4053CD4053FPGA/CPLDCD4053

DAC0832356DAC0832356356356DAC0832356DAC0832CD4051載P板與上的D目標(biāo)芯片板相互間完全兼容 因此可以使

27C512/62256 AD574J圖6板

CD4052用K系統(tǒng)所有可配的目標(biāo)芯片 用P板開(kāi)發(fā)時(shí) 夠用的問(wèn)題 用D型號(hào)的限制 P板的D目標(biāo)芯與K相同2 圖6說(shuō)明1單片機(jī)系統(tǒng) 變D中的邏輯結(jié)構(gòu)和跳線 片機(jī)系統(tǒng)與M系統(tǒng)第3章7節(jié)如可與D于A顯示系統(tǒng) 它們由8和8統(tǒng)是好定0和1 此2式 用動(dòng)的系統(tǒng) 性 的D和A的工作精度尤為重要M系統(tǒng) 通過(guò)P板上的跳線設(shè)置和3統(tǒng) 可構(gòu)成不同的工作方式 如 單片機(jī)最小系統(tǒng)存儲(chǔ)方式 A方式 硬件高速計(jì)算方式 波等 又由于M的D直接相接的 座可根據(jù)需要插不同型號(hào)和容量的存儲(chǔ)器如2 2 6 4 4 4 4 6等通用D接插系統(tǒng) 它由8成 它將P個(gè)有機(jī)整體 號(hào) 不同公司 裝D的目標(biāo)板 如2 8 ispLSI3256 S 0 EPF10K30 6 0 XC95108等等A轉(zhuǎn)換系統(tǒng) 片2構(gòu)成 另一片用于對(duì)第一片的參考電壓進(jìn)行實(shí)時(shí)數(shù)控 從而可自動(dòng)控制模擬信號(hào)的輸出幅度 又與M直接相接 出 階有源濾波電路 一個(gè)一階有源濾波電路 它受控于一個(gè)8階可