華北電力大學(xué)EDA數(shù)字時(shí)鐘實(shí)驗(yàn)報(bào)告

課程設(shè)計(jì)報(bào)告(2013--2014年度第1學(xué)期)名稱：電子電工實(shí)習(xí)（EDA部分）院系：科技學(xué)院信息系班級：計(jì)算機(jī)11k1學(xué)號：111909010118學(xué)生姓名：曲強(qiáng)指導(dǎo)教師：張寧孫娜設(shè)計(jì)周數(shù)：分散1周成績：日期：2013年10月27日課程設(shè)計(jì)（綜合實(shí)驗(yàn)）的目的與要求1、實(shí)驗(yàn)?zāi)康?設(shè)計(jì)一個(gè)具有基本功能的電子鐘2、實(shí)驗(yàn)要求（1）、在6位數(shù)碼管上按24小時(shí)進(jìn)制顯示“時(shí)”“分”“秒”；（2）、有對“時(shí)”“分”“秒”的校時(shí)功能；（3）、具有正點(diǎn)報(bào)時(shí)功能。當(dāng)快到正點(diǎn)，即某點(diǎn)59分50秒時(shí)，電子鐘報(bào)時(shí)，蜂鳴器鳴叫，10秒后結(jié)束；二、設(shè)計(jì)實(shí)驗(yàn)1、設(shè)計(jì)原理及其框圖 （1）數(shù)字鐘的構(gòu)成 數(shù)字鐘是一個(gè)將“時(shí)”，“分”，“秒”顯示于人的視覺器官的計(jì)時(shí)裝置。它的計(jì)時(shí)周期為24小時(shí)，顯示滿刻度為23時(shí)59分59秒，。因此，一個(gè)基本的數(shù)字鐘電路主要由譯碼顯示器、“時(shí)”，“分”，“秒”計(jì)數(shù)器、校時(shí)電路、報(bào)時(shí)電路和蜂鳴器組成。干電路系統(tǒng)由秒信號發(fā)生器、“時(shí)、分、秒”計(jì)數(shù)器、譯碼器及顯示器、校時(shí)電路、整點(diǎn)報(bào)時(shí)電路組成。秒信號產(chǎn)生器是整個(gè)系統(tǒng)的時(shí)基信號，它直接決定計(jì)時(shí)系統(tǒng)的精度。將標(biāo)準(zhǔn)秒信號送入“秒計(jì)數(shù)器”，“秒計(jì)數(shù)器”采用60進(jìn)制計(jì)數(shù)器，每累計(jì)60秒發(fā)出一個(gè)“分脈沖”信號，該信號將作為“分計(jì)數(shù)器”的時(shí)鐘脈沖?！胺钟?jì)數(shù)器”也采用60進(jìn)制計(jì)數(shù)器，每累計(jì)60分鐘，發(fā)出一個(gè)“時(shí)脈沖”信號，該信號將被送到“時(shí)計(jì)數(shù)器”。“時(shí)計(jì)數(shù)器”采用24進(jìn)制計(jì)時(shí)器，可實(shí)現(xiàn)對一天24小時(shí)的累計(jì)。譯碼顯示電路將“時(shí)”、“分”、“秒”計(jì)數(shù)器的輸出狀態(tài)送到六段顯示譯碼器譯碼，通過六位LED六段顯示器顯示出來。整點(diǎn)報(bào)時(shí)電路時(shí)根據(jù)計(jì)時(shí)系統(tǒng)的輸出狀態(tài)產(chǎn)生一脈沖信號，然后去觸發(fā)一音頻發(fā)生器實(shí)現(xiàn)報(bào)時(shí)。校時(shí)電路時(shí)用來對“時(shí)”、“分”、“秒”顯示數(shù)字進(jìn)行校對調(diào)整的。（2）、簡述74LS16374LS163芯片74LS163芯片使能清零脈沖4位二進(jìn)制輸出2、設(shè)計(jì)思路 通過分析實(shí)驗(yàn)要求得出：選用74LS163芯片共計(jì)6片，采用同步計(jì)數(shù)的方法來設(shè)計(jì)相關(guān)計(jì)時(shí)器（同一源輸入脈沖接至CLK，控制ENT使能端實(shí)現(xiàn)計(jì)數(shù)），秒位計(jì)時(shí)器與分位計(jì)時(shí)器均為60進(jìn)制，時(shí)位計(jì)時(shí)器為24進(jìn)制?？刂乞?yàn)證當(dāng)數(shù)字電子鐘的輸出為59分50秒時(shí)，與一個(gè)本電路所用的源輸入脈沖信號，利用與門的特性輸出相應(yīng)的高低電平接通蜂鳴器實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)。三、實(shí)驗(yàn)具體設(shè)計(jì)1、秒位計(jì)時(shí)電路設(shè)計(jì)（60進(jìn)制）秒低位計(jì)數(shù)用十進(jìn)制計(jì)數(shù)器（74163改裝）計(jì)數(shù)，由脈沖信號觸發(fā)計(jì)數(shù)，9秒（秒低位輸出1001B）時(shí)，秒低位清零；秒高位計(jì)數(shù)用六進(jìn)制計(jì)數(shù)器（74163改裝）計(jì)數(shù)，9秒時(shí)，秒高位芯片ENT輸入高電平，由此觸發(fā)計(jì)數(shù)，59秒（秒低位輸出1001B，秒高位輸出0101B）時(shí)，秒高位清零。如圖（1）所示圖（1）圖（1）秒位計(jì)時(shí)電路2、分位計(jì)時(shí)電路設(shè)計(jì)（60進(jìn)制）圖（2）分位計(jì)時(shí)電路圖（2）分位計(jì)時(shí)電路3、時(shí)位計(jì)時(shí)電路設(shè)計(jì)（24進(jìn)制）時(shí)低位計(jì)數(shù)用十（或四）進(jìn)制計(jì)數(shù)器（74163改裝）計(jì)數(shù)，59分59秒時(shí)觸發(fā)計(jì)數(shù)，9時(shí)59分59秒（時(shí)低位輸出為1001B，分高位輸出為0101B，分低位輸出為1001B，秒高位輸出0101B，秒低位輸出1001B），或者23時(shí)59分59秒（時(shí)高位輸出為0010B，時(shí)低位輸出為0011B，分高位輸出為0101B，分低位輸出為1001B，秒高位輸出0101B，秒低位輸出1001B）時(shí)，時(shí)低位清零；時(shí)高位計(jì)數(shù)用三進(jìn)制計(jì)數(shù)器（74163改裝）計(jì)數(shù)，9時(shí)59分59秒時(shí)，時(shí)高位芯片ENT輸入高電平，由此觸發(fā)計(jì)數(shù)，23時(shí)59分59秒時(shí)，時(shí)高位清零。如下圖（3）所示：圖（3）時(shí)位計(jì)時(shí)電路圖（3）時(shí)位計(jì)時(shí)電路4、整點(diǎn)報(bào)時(shí)電路控制驗(yàn)證當(dāng)數(shù)字電子鐘的輸出為59分50秒時(shí)，與一個(gè)本電路所用的源輸入脈沖信號，利用與門的特性輸出相應(yīng)的高低電平接通蜂鳴器實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)。如下圖（4）所示：圖（4）整點(diǎn)報(bào)時(shí)電路圖（4）整點(diǎn)報(bào)時(shí)電路5、實(shí)驗(yàn)步驟（1）、軟件仿真：根據(jù)上述設(shè)計(jì)，使用QuartusII9.0進(jìn)行相關(guān)原理圖的描繪、編譯和波形仿真，觀察數(shù)字電子時(shí)鐘是否邏輯有誤；（2）、硬件仿真：使用QuartusII9.0對所設(shè)計(jì)數(shù)字電子時(shí)鐘進(jìn)行管腳分配與封裝（參照老師所給文檔，保護(hù)、數(shù)碼管選通電路、硬件連線與管腳配置等），下載到實(shí)驗(yàn)板上進(jìn)行硬件仿真，觀察數(shù)碼管顯示，在實(shí)驗(yàn)板上進(jìn)行操作驗(yàn)證是否實(shí)現(xiàn)所設(shè)計(jì)功能。如不滿足實(shí)驗(yàn)要求，需反復(fù)修改設(shè)計(jì)，直到滿足。四、實(shí)驗(yàn)結(jié)果1、完成數(shù)字電子時(shí)鐘的設(shè)計(jì)，下載到實(shí)驗(yàn)板上硬件仿真實(shí)現(xiàn)預(yù)期設(shè)計(jì)。利用QuartusII9.0進(jìn)行仿真的波形如下圖（5）至圖（9）所示：圖（5圖（5）秒低位(secl)秒高位(sech)波形正確圖（6）分低位(minl)波形正確圖（6）分低位(minl)波形正確圖（7）分高位(minh)波形正確圖（7）分高位(minh)波形正確圖（8）時(shí)低位(hourl)波形正確圖（8）時(shí)低位(hourl)波形正確圖（9）時(shí)高位(hourh)波形正確圖（9）時(shí)高位(hourh)波形正確2、完成選做部分：電子鐘實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)功能電路的設(shè)計(jì)，下載到實(shí)驗(yàn)板上硬件仿真基本實(shí)現(xiàn)預(yù)期設(shè)計(jì)。3、問題分析及處理實(shí)驗(yàn)開始，波形仿真時(shí)觀察到時(shí)鐘各位數(shù)字顯示不是按照0—9順序顯示的，而且有一定的跳變。經(jīng)分析是軟件設(shè)置中高低位對應(yīng)關(guān)系不正確，修改后部分位顯示正常；在1問題基礎(chǔ)上，繼續(xù)分析發(fā)現(xiàn)秒到分及分到時(shí)的進(jìn)位邏輯有一定問題。修改后實(shí)現(xiàn)基本計(jì)時(shí)電路設(shè)計(jì)；硬件仿真時(shí)，起初整點(diǎn)報(bào)時(shí)僅有一聲長鳴，于是將59分50秒的輸出與上源輸入脈沖，實(shí)現(xiàn)了自59分50秒每秒一鳴；雖已基本達(dá)到設(shè)計(jì)初衷，但本次設(shè)計(jì)仍然不盡完備，在校位等功能上仍有待完善。五、課程設(shè)計(jì)總結(jié)或結(jié)論本次實(shí)驗(yàn)基本達(dá)到預(yù)期目標(biāo)。通過本次實(shí)驗(yàn)中綜合運(yùn)用學(xué)過的數(shù)字電子、可編程邏輯器件等基本知識，培養(yǎng)了我獨(dú)立設(shè)計(jì)比較復(fù)雜的數(shù)字邏輯的能力。同時(shí)，我熟悉并初步掌握了使用EDA（電子設(shè)計(jì)自動(dòng)化）工具設(shè)計(jì)數(shù)字邏輯的方法，還學(xué)會了使用QuartusII9.0軟件設(shè)計(jì)時(shí)鐘。包括設(shè)計(jì)輸入、編譯、軟件仿真、下載和硬件仿真等全過程。在實(shí)驗(yàn)的過程中，由于思維受限，自己遇到了一系列問題，幸得各位實(shí)驗(yàn)指導(dǎo)老師的悉心指導(dǎo)與同學(xué)們的熱心幫助，實(shí)驗(yàn)得以順利進(jìn)行。設(shè)計(jì)是一個(gè)循序漸進(jìn)的過程。電路的設(shè)計(jì)中，自己深切體會到了“欲速則不達(dá)”之理。起初，自己并未統(tǒng)籌全局，卻因部分基本模塊設(shè)計(jì)的較快而洋洋自得，卻忽視了綜合的優(yōu)化完善。一次，計(jì)時(shí)電路在編譯無誤后卻無法顯示正確的波形，認(rèn)為自己邏輯無誤的我頓時(shí)產(chǎn)生了疑惑，在仔細(xì)觀察后，我發(fā)現(xiàn)了邏輯欠缺，在秒計(jì)時(shí)電路與分計(jì)時(shí)電路的連接處僅僅注意到了本部分的使能，而忽略了銜接。找出了錯(cuò)誤，我靜下心來，先設(shè)計(jì)每一個(gè)功能模塊，用軟件仿真，調(diào)試每個(gè)功能模塊，以實(shí)現(xiàn)各種功能模塊的具體功能，再將各種功能模塊連接起來，調(diào)試總的系統(tǒng)，完成總體功能的實(shí)現(xiàn)。我的動(dòng)手能力又有了進(jìn)一步的提高，我感到十