第二章 單片微機的基本結(jié)構(gòu)

第二章單片微機的基本結(jié)構(gòu)第1頁，課件共134頁，創(chuàng)作于2023年2月2.180C51單片微機的內(nèi)部結(jié)構(gòu)2.280C51單片微機的引腳及其功能2.3

80C51CPU的結(jié)構(gòu)和特點2.4存儲器結(jié)構(gòu)和地址空間2.5并行輸入/輸出端口2.6布爾（位）處理器2.780C51單片微機的工作方式

第2頁，課件共134頁，創(chuàng)作于2023年2月中央處理器CPU(算術(shù)邏輯部件ALU、控制器等)只讀存儲器ROM隨機存取存儲器RAM定時器/計數(shù)器并行I/O口P0～P3、串行口中斷系統(tǒng)以及定時控制邏輯電路等。

2.180C51單片微機的內(nèi)部結(jié)構(gòu)

80C51內(nèi)部結(jié)構(gòu)如圖2－1所示包括第3頁，課件共134頁，創(chuàng)作于2023年2月1.中央處理器

運算器控制器CPU算術(shù)邏輯運算部件ALU寄存器（8位）ACC--累加器BPSW—程序狀態(tài)字寄存器運算器PSW(D0H)CYACF0RS1RS0OVF1PPC---程序計數(shù)器（16位）SP---堆棧指針（8位）DPTR---數(shù)據(jù)指針（16位）指令寄存器、譯碼、定時控制等控制器第4頁，課件共134頁，創(chuàng)作于2023年2月

2.程序存儲器

內(nèi)部沒有程序存儲器的稱80C31(片外ROM)內(nèi)部帶ROM的稱80C51(掩膜ROM)內(nèi)部以EPROM代替ROM的稱87C51(紫外線擦除)內(nèi)部以EEPROM(電可擦除,Flash單片微機,如89C51)第5頁，課件共134頁，創(chuàng)作于2023年2月3.數(shù)據(jù)存儲器（RAM）典型51的內(nèi)部RAM是128字節(jié)（一般稱為寄存器）當(dāng)內(nèi)部RAM容量不夠時，還可通過串行總線或并行總線外擴數(shù)據(jù)存儲器。第6頁，課件共134頁，創(chuàng)作于2023年2月

4.并行I/O口

數(shù)據(jù)線、地址線、控制線、連接外設(shè)等。單片微機I/O引腳的驅(qū)動能力也逐漸增大，甚至可以直接驅(qū)動外擴的LED顯示器。

第7頁，課件共134頁，創(chuàng)作于2023年2月5.串行I/O口全雙工串行I/O口，實現(xiàn)串行通信；也可與多個單片微機相連構(gòu)成多機系統(tǒng)。拓寬：有些型號的單片微機內(nèi)部還包含有兩個串行I/O口。

。

第8頁，課件共134頁，創(chuàng)作于2023年2月

6.定時器/計數(shù)器80C51共有兩個16位的定時器/計數(shù)器；80C52則有三個16位的定時器/計數(shù)器。

第9頁，課件共134頁，創(chuàng)作于2023年2月7.中斷系統(tǒng)

80C51的中斷功能較強，具有內(nèi)、外共五個中斷源，兩個中斷優(yōu)先級。

8．時序電路及元件

計算機的整個工作是在時鐘信號的驅(qū)動下，按照嚴(yán)格的時序有規(guī)律地一個節(jié)拍一個節(jié)拍地執(zhí)行各種操作。單片微機內(nèi)部設(shè)有定時電路，只需外接振蕩元件即可工作。第10頁，課件共134頁，創(chuàng)作于2023年2月8位CPU；4K內(nèi)部ROM；128字節(jié)內(nèi)部RAM；尋址空間：64KROM64KRAM；32位I/O口線；2個16位T/C；一個全雙工串行口；5個中斷源80C51單片機資源：第11頁，課件共134頁，創(chuàng)作于2023年2月

80C51／80C52的封裝及邏輯圖如圖2－2所示。

2.280C51單片微機的引腳及其功能

第12頁，課件共134頁，創(chuàng)作于2023年2月按引腳的功能可分為三部分：

1.電源和晶振：

·Vcc——運行和程序校驗時接電源正端。

·Vss——接地。

·XTAL1——輸入到單片微機內(nèi)部振蕩器的反相放大器。

·XTAL2——反相放大器的輸出，輸入到內(nèi)部時鐘發(fā)生器。電源、晶振I/O口控制線第13頁，課件共134頁，創(chuàng)作于2023年2月2.I/O：·P0——8位、漏極開路的雙向I/O口。

當(dāng)使用片外存儲器（ROM及RAM）時，作低八位地址和數(shù)據(jù)總線分時復(fù)用。P0口（作為總線時）能驅(qū)動8個LSTTL負載?！さ?4頁，課件共134頁，創(chuàng)作于2023年2月2.I/O：·P1——8位、準(zhǔn)雙向I/O口。在編程/校驗期間，用做輸入低位字節(jié)地址。P1口可以驅(qū)動4個LSTTL負載。對于80C52，P1.0——T2，是定時器2的計數(shù)輸入端； P1.1——T2EX，是定時器2的外部輸入端。 讀兩個特殊引腳的輸出鎖存器時應(yīng)由程序置1。第15頁，課件共134頁，創(chuàng)作于2023年2月·P2——8位、準(zhǔn)雙向I/O口。

當(dāng)使用片外存儲器（ROM及RAM）時，輸出高8位地址。 在編程/校驗期間，接收高位字節(jié)地址。 P2口可以驅(qū)動4個LSTTL負載。第16頁，課件共134頁，創(chuàng)作于2023年2月·P3——8位、準(zhǔn)雙向I/O口，具有內(nèi)部上拉電路。

P3提供各種替代功能。P3口可以輸入/輸出4個LSTTL負載。·串行口：P3．0——RXD串行輸入口。P3．1——TXD串行輸出口。中斷：P3．2——外部中斷0輸入。P3．3——外部中斷1輸入。第17頁，課件共134頁，創(chuàng)作于2023年2月··定時器／計數(shù)器：P3．4——定時器/計數(shù)器T0的外部輸入。P3．5——定時器/計數(shù)器T1的外部輸入?！?shù)據(jù)存儲器選通：P3．6——WR低電平有效，輸出，片外數(shù)據(jù)存儲器寫選通。P3．7——RD低電平有效，輸出，片外數(shù)據(jù)存儲器讀選通。第18頁，課件共134頁，創(chuàng)作于2023年2月3.控制線：共4根。·RST——復(fù)位輸入信號，高電平有效。在振蕩器工作時，在RST上作用兩個機器周期以上的高電平，將器件復(fù)位?！A/Vpp——片外程序存儲器訪問允許信號，低電平有效。EA=1，選擇片內(nèi)程序存儲器(80C51為4KB，80C52為8KB)；EA=0，則程序存儲器全部在片外而不管片內(nèi)是否有程序存儲器?！さ?9頁，課件共134頁，創(chuàng)作于2023年2月3.控制線：共4根?！ぁLE/PROG——地址鎖存允許信號，輸出。

在訪問片外存儲器或I/O時，用于鎖存低八位地址，以實現(xiàn)低八位地址與數(shù)據(jù)的隔離。PSEN

——片外程序存儲器讀選通信號，低電平有效。在從片外程序存儲器取指期間，在每個機器周期中，當(dāng)有效時，程序存儲器的內(nèi)容被送上P0口（數(shù)據(jù)總線）?？梢则?qū)動8個LSTTL負載。第20頁，課件共134頁，創(chuàng)作于2023年2月

中央處理器CPU是單片微機內(nèi)部的核心部件，主要包括控制器運算器工作寄存器時序電路等2.3

80C51CPU的結(jié)構(gòu)和特點

第21頁，課件共134頁，創(chuàng)作于2023年2月

控制器包括:程序計數(shù)器PC、程序地址寄存器、指令寄存器IR、指令譯碼器、條件轉(zhuǎn)移邏輯電路及定時控制邏輯電路。功能:是控制指令的讀出、譯碼和執(zhí)行，對指令的執(zhí)行過程進行定時控制，并根據(jù)執(zhí)行結(jié)果決定是否分支轉(zhuǎn)移。2.3.1中央控制器第22頁，課件共134頁，創(chuàng)作于2023年2月1.程序計數(shù)器PC

一個獨立的16位計數(shù)器，不屬于內(nèi)部的特殊功能寄存器。PC中存放的是下一條將要從程序存儲器中取出的指令的地址。工作過程：根據(jù)PC的值 到ROM對應(yīng)取指令代碼，同時PC值自動加1，指向下一條指令地址。

第23頁，課件共134頁，創(chuàng)作于2023年2月2.數(shù)據(jù)指針DPTR

DPTR是一個16位的特殊功能寄存器

主要功能：（1）作為片外數(shù)據(jù)存儲器或I/O尋址用的地址寄存器（間接尋址），故稱為數(shù)據(jù)存儲器地址指針。訪問片外數(shù)據(jù)存儲器或I/O的指令為：MOVXA，＠DPTR讀MOVX＠DPTR，A寫第24頁，課件共134頁，創(chuàng)作于2023年2月（2）作為訪問程序存儲器時的基址寄存器。這時尋址程序存儲器中的表格、常數(shù)等單元，而不是尋址指令。MOVC A，＠A＋DPTRJMP ＠A＋DPTR

（3）可以作為兩個8位寄存器處理，其高8位用DPH表示，低8位用DPL表示。第25頁，課件共134頁，創(chuàng)作于2023年2月

⑴兩者都是與地址有關(guān)的16位的寄存器。PC與程序存儲器的地址有關(guān)，而DPTR與數(shù)據(jù)存儲器的地址有關(guān)，都是通過P0和P2口輸出的。PC的輸出與PSEN、ALE信號有關(guān)；DPTR的輸出，則與ALE、WR、RD信號有關(guān)。

程序計數(shù)器PC與數(shù)據(jù)指針DPTR區(qū)別：第26頁，課件共134頁，創(chuàng)作于2023年2月程序計數(shù)器PC與數(shù)據(jù)指針DPTR區(qū)別：⑵

PC只能作為16位寄存器對待。PC是不可以訪問的，它不屬于特殊功能寄存器，有自己獨特的變化方式。DPTR可以作為16位寄存器，也可以作為兩個8位寄存器，DPTR是可以訪問的，DPL和DPH都位于特殊功能寄存器區(qū)中。

第27頁，課件共134頁，創(chuàng)作于2023年2月

指令寄存器IR是用來存放指令操作碼的專用寄存器。執(zhí)行程序時，首先進行程序存儲器的讀操作，也就是根據(jù)程序計數(shù)器給出的地址從程序存儲器中取出指令，送指令寄存器IR，IR的輸出送指令譯碼器；然后由指令譯碼器對該指令進行譯碼，譯碼結(jié)果送定時控制邏輯電路，如圖2－4所示。

3.指令寄存器IR、指令譯碼器及控制邏輯第28頁，課件共134頁，創(chuàng)作于2023年2月定時控制邏輯電路則根據(jù)指令的性質(zhì)發(fā)出一系列定時控制信號，控制計算機的各組成部件進行相應(yīng)的工作，執(zhí)行指令。3.指令寄存器IR、指令譯碼器及控制邏輯

條件轉(zhuǎn)移邏輯電路主要用來控制程序的分支轉(zhuǎn)移。在80C51中，轉(zhuǎn)移條件也可分為兩部分。一部分是內(nèi)部條件,即程序狀態(tài)標(biāo)志位（PSW）和累加器的零狀態(tài)。另一部分是外部條件，即F0和所有位尋址空間的狀態(tài)。第29頁，課件共134頁，創(chuàng)作于2023年2月運算器主要用來實現(xiàn)對操作數(shù)的算術(shù)、邏輯運算和位操作的。

運算器主要包括：算術(shù)邏輯運算單元ALU、累加器ACC（A）、暫存寄存器、B寄存器、程序狀態(tài)標(biāo)志寄存器PSW以及BCD碼運算修正電路等。

2.3.2運算器第30頁，課件共134頁，創(chuàng)作于2023年2月ALU有兩個輸入：

⑴通過暫存器1的輸入：輸入數(shù)據(jù)來自寄存器、直接尋址單元（含I/O口）、內(nèi)部RAM、寄存器B或是立即數(shù)。⑵通過暫存器2或累加器ACC的輸入：通過暫存器2的運算的指令有ANLdirect， ＃dataORLdirect，＃dataXRLdirect， ＃data1、ALU第31頁，課件共134頁，創(chuàng)作于2023年2月ALU有兩個輸出:

⑴數(shù)據(jù)經(jīng)過運算后，其結(jié)果又通過內(nèi)部總線送回到累加器中；⑵數(shù)據(jù)運算后產(chǎn)生的標(biāo)志位輸出至程序狀態(tài)字PSW。

第32頁，課件共134頁，創(chuàng)作于2023年2月2.

累加器A一個八位專用寄存器，簡稱ACC或A寄存器。主要功能：累加器A存放操作數(shù)，是ALU單元的輸入之一，也是ALU運算結(jié)果的暫存單元。第33頁，課件共134頁，創(chuàng)作于2023年2月3．B寄存器

B寄存器在乘法和除法指令中作為ALU的輸入之一。

乘法中，ALU的兩個輸入分別為A、B，運算結(jié)果存放在AB寄存器中。其中：A中放積的低8位，B中放積的高8位。除法中，被除數(shù)取自A，除數(shù)取自B，商數(shù)存放于A，余數(shù)存放于B。

第34頁，課件共134頁，創(chuàng)作于2023年2月

4.程序狀態(tài)字PSW

是一個8位寄存器，其內(nèi)容的主要部分是算術(shù)邏輯運算單元（ALU）的輸出。CYACF0RS1RS0OV－P其中：PSW．1（保留位）、RS1和RS0、用戶標(biāo)志F0可用軟件設(shè)定；奇偶校驗位P、溢出標(biāo)志位OV、輔助進位標(biāo)志位AC及進位標(biāo)志位CY都是ALU運算結(jié)果的直接輸出。

第35頁，課件共134頁，創(chuàng)作于2023年2月

P(PSW．0)－奇偶標(biāo)志位。

用以表示累加器A中1的個數(shù)的奇偶性：若累加器值為1的位數(shù)是奇數(shù)，P置位（奇校驗）；否則P清除(偶校驗)。第36頁，課件共134頁，創(chuàng)作于2023年2月OV(PSW．2)－溢出標(biāo)志位。若以Ci表示位i向位i＋l有進位，則OV=C6⊕C7；當(dāng)位6向位7有進位(借位)而位7不向CY進位(借位)時；或當(dāng)位7向C進位(借位)而位6不向位7進位(借位)時，OV標(biāo)志置位，表示帶符號數(shù)運算時運算結(jié)果是錯誤的；否則，清除OV標(biāo)志，運算個結(jié)果正確。第37頁，課件共134頁，創(chuàng)作于2023年2月

對于MUL乘法，當(dāng)A、B兩個乘數(shù)的積超過255時OV置位；否則，OV＝0。因此，若OV＝0時，只需從A寄存器中取積；若OV＝1時，則需從B、A寄存器對中取積。對于DIV除法，若除數(shù)為0時，OV=1；否則，OV=0。

第38頁，課件共134頁，創(chuàng)作于2023年2月

RS1、RS0(PSW.4、PSW.3)－工作寄存器組選擇位

用于設(shè)定當(dāng)前工作寄存器的組號。工作寄存器共有四組，其對應(yīng)關(guān)系見表2–1

第39頁，課件共134頁，創(chuàng)作于2023年2月

AC(PSW．6)－輔助進位標(biāo)志位。

當(dāng)進行加法或減法運算時，若低4位向高4位數(shù)發(fā)生進位或借位時AC將被硬件置位；否則，被清除。

在十進制調(diào)整指令DA中要用到AC標(biāo)志位狀態(tài)。第40頁，課件共134頁，創(chuàng)作于2023年2月

CY(PSW．7)－進位標(biāo)志位。

在進行算術(shù)運算時，可以被硬件置位或清除，以表示運算結(jié)果中高位是否有進位或借位。在布爾處理機中CY被認為是位累加器C。

F0(PSW．5)－用戶標(biāo)志位。

開機時該位為“0”。用戶可根據(jù)需要，通過位操作指令置“l(fā)”或者清“0”。第41頁，課件共134頁，創(chuàng)作于2023年2月時鐘電路用于產(chǎn)生單片微機工作所需要的時鐘信號，而時序所研究的是指令執(zhí)行中各信號之間的相互關(guān)系。2.3.3時鐘電路及CPU的工作時序

第42頁，課件共134頁，創(chuàng)作于2023年2月

1.

時鐘電路

在80C51內(nèi)帶有時鐘電路，只需要在片外通過XTALI和XTAL2引腳接入定時控制元件（晶體振蕩器和電容），即可構(gòu)成一個穩(wěn)定的自激振蕩器。80C51的時鐘電路如圖2–6所示。第43頁，課件共134頁，創(chuàng)作于2023年2月

內(nèi)部時鐘發(fā)生器

內(nèi)部時鐘發(fā)生器實質(zhì)上是一個2分頻的觸發(fā)器。其輸入由振蕩器引入的，輸出為兩個節(jié)拍的時鐘信號。輸出的前半周期，節(jié)拍1（P1）信號有效；后半周期，節(jié)拍2（P2）信號有效。每個輸出周期為一個計算機CPU的狀態(tài)周期，即時鐘發(fā)生器的輸出為狀態(tài)時鐘。每個狀態(tài)周期內(nèi)包括一個P1節(jié)拍和一個P2節(jié)拍，形成CPU內(nèi)的基本定時時鐘。

第44頁，課件共134頁，創(chuàng)作于2023年2月

ALE信號

一般地說，狀態(tài)時鐘經(jīng)過3分頻之后，產(chǎn)生ALE引腳上的信號輸出。

第45頁，課件共134頁，創(chuàng)作于2023年2月2﹒時序定時單位

80C51的時序定時單位共有4個：節(jié)拍、狀態(tài)、機器周期和指令周期。（1）節(jié)拍P（振蕩周期）振蕩脈沖的周期稱為節(jié)拍。（2）

狀態(tài)S（時鐘周期）一個狀態(tài)S包含兩個節(jié)拍，其前半周期對應(yīng)的節(jié)拍叫P1，后半周期對應(yīng)的節(jié)拍叫P2（3）

機器周期完成一個基本操作所需要的時間。第46頁，課件共134頁，創(chuàng)作于2023年2月（3）

機器周期完成一個基本操作所需要的時間。機器周期是單片微機的最小時間單位。

當(dāng)振蕩脈沖頻率為12MHZ時，一個機器周期為lμS；當(dāng)振蕩脈沖頻率為6MHZ時，一個機器周期為2μS。第47頁，課件共134頁，創(chuàng)作于2023年2月（4）

指令周期

執(zhí)行一條指令所需要的時間稱為指令周期。80C51的指令周期根據(jù)指令的不同，可包含有一、二、三、四個機器周期。第48頁，課件共134頁，創(chuàng)作于2023年2月牢牢記?。?/p>

振蕩周期=晶振頻率fosc的倒數(shù)；狀態(tài)時鐘=晶振頻率的二分頻 1個機器周期=6個狀態(tài)周期 1個機器周期=12個振蕩周期； 1個指令周期=1、2、3、4個機器周期第49頁，課件共134頁，創(chuàng)作于2023年2月3.80C51指令時序

80C51共有111條指令，全部指令按其長度可分為單字節(jié)指令、雙字節(jié)指令和三字節(jié)指令。

第50頁，課件共134頁，創(chuàng)作于2023年2月

單片微機的存儲器有兩種基本結(jié)構(gòu)：

普林斯頓（Princeton）結(jié)構(gòu)：通用微機計算機

哈佛（Harvard）結(jié)構(gòu):Intel的MCS－51和80C51系列單片微機。

圖2–9為80C51單片微機存儲器映象圖。

2.4存儲器結(jié)構(gòu)和地址空間第51頁，課件共134頁，創(chuàng)作于2023年2月

在物理上設(shè)有4個存儲器空間

·程序存儲器： 片內(nèi)程序存儲器； 片外程序存儲器。

·數(shù)據(jù)存儲器： 片內(nèi)數(shù)據(jù)存儲器；

片外數(shù)據(jù)存儲器。第52頁，課件共134頁，創(chuàng)作于2023年2月

在邏輯上設(shè)有3個存儲器地址空間

·片內(nèi)、片外統(tǒng)一的64KB程序存儲器地址空間；·片內(nèi)256（80C52為384）B數(shù)據(jù)存儲器地址空間；·片外64KB的數(shù)據(jù)存儲器地址空間。 在訪問這3個不同的邏輯空間時，應(yīng)選用不同形式的指令。

第53頁，課件共134頁，創(chuàng)作于2023年2月

片內(nèi)數(shù)據(jù)存儲器空間，在物理上又包含兩部分：

對于80C51型單片微機，從0～127B為片內(nèi)數(shù)據(jù)存儲器空間；從128～255B為特殊功能寄存器(SFR)空間（僅占用20多個字節(jié)）。對于80C52型單片微機，從0～127B為片內(nèi)數(shù)據(jù)存儲器空間；從128～255B共128個字節(jié)是數(shù)據(jù)存儲器和特殊功能寄存器地址重疊空間。

第54頁，課件共134頁，創(chuàng)作于2023年2月80C51有三種基本的尋址空間：

·64KB的片內(nèi)、外程序存儲器尋址空間；·64KB的片外數(shù)據(jù)存儲器尋址空間；·256（或384）B的片內(nèi)數(shù)據(jù)存儲器尋址空間，其中包括特殊功能寄存器尋址空間。

第55頁，課件共134頁，創(chuàng)作于2023年2月

用于存放經(jīng)調(diào)試正確的應(yīng)用程序和表格之類的固定常數(shù)。由于采用16位的程序計數(shù)器PC和16位的地址總線，因而其可擴展的地址空間為64KB。

2.4.l程序存儲器第56頁，課件共134頁，創(chuàng)作于2023年2月⒈整個程序存儲器可以分為片內(nèi)和片外兩部分EA引腳接高電平時，程序從片內(nèi)程序存儲器0000H開始執(zhí)行，即訪問片內(nèi)存儲器；當(dāng)PC值超出片內(nèi)ROM容量時，會自動轉(zhuǎn)向片外程序存儲器空間執(zhí)行。EA引腳接低電平時，迫使系統(tǒng)全部執(zhí)行片外程序存儲器0000H開始存放的程序。注意：對于片內(nèi)無ROM的80C31/80C32單片機，應(yīng)將EA引腳固定接低電平，以迫使系統(tǒng)全部執(zhí)行片外程序存儲器程序。第57頁，課件共134頁，創(chuàng)作于2023年2月EA=1（VCC5V），PC值大于某值（由容量決定）為訪問外部程序存貯器；PC值小于某值為訪問內(nèi)部程序存貯器。EA=0（VSS地），內(nèi)部程序存貯器被忽略。第58頁，課件共134頁，創(chuàng)作于2023年2月⒉程序存儲器的某些單元被保留用于特定的程序入口地址

由于系統(tǒng)復(fù)位后的PC地址為0000H，故系統(tǒng)從0000H單元開始取指，執(zhí)行程序。從0003H～002DH單元被保留用于6個中斷源的中斷服務(wù)程序的入口地址。第59頁，課件共134頁，創(chuàng)作于2023年2月以下7個特定地址被保留：

復(fù)位 0000H外部中斷0 0003H計時器T0溢出 000BH外部中斷1 0013H計時器T1溢出 001BH串行口中斷 0023H計時器T2/T2EX 002BH在程序設(shè)計時，通常在這些中斷入口處設(shè)置無條件轉(zhuǎn)移指令，使之轉(zhuǎn)向?qū)?yīng)的中斷服務(wù)程序段處執(zhí)行。第60頁，課件共134頁，創(chuàng)作于2023年2月⒊片內(nèi)程序存儲器為只讀存儲器ROM

存儲器的類型有：掩膜ROM、OTP（一次性編程）ROM和MTP（多次編程）ROM（包括EPROM及E2PROM等）。第61頁，課件共134頁，創(chuàng)作于2023年2月用來存放隨機數(shù)據(jù)數(shù)據(jù)存儲器：片內(nèi)數(shù)據(jù)存儲器（internaldatamemory）和片外數(shù)據(jù)存儲器（externaldatamemory）兩部分。

片內(nèi)數(shù)據(jù)存儲器地址只有8位，因而最大尋址范圍為256個字節(jié)。

片外數(shù)據(jù)存儲器的地址指針DPTR，是16位的寄存器，可外擴64KB的數(shù)據(jù)存儲器。2.4.2內(nèi)部數(shù)據(jù)存儲器

第62頁，課件共134頁，創(chuàng)作于2023年2月

片內(nèi)數(shù)據(jù)存儲器在物理上又分成兩個獨立的功能不同的區(qū)：

·片內(nèi)數(shù)據(jù)RAM區(qū)：對80C51，為地址空間的低128B；對80C52，為地址空間的0～255B。

·特殊功能寄存器SFR區(qū)：地址空間的高128B。注意：對于80C52，高128B的RAM區(qū)和SFR區(qū)的地址空間是重疊的。究竟訪問哪一個區(qū)是通過不同的尋址方式來加以區(qū)別，即訪問高128BRAM區(qū)時，選用間接尋址方式；訪問SFR區(qū)，則應(yīng)選用直接尋址方式。圖2-10為片內(nèi)數(shù)據(jù)存儲器的地址空間分布圖。第63頁，課件共134頁，創(chuàng)作于2023年2月⒈片內(nèi)數(shù)據(jù)RAM區(qū)

⑴工作寄存器區(qū)：用寄存器直接尋址的區(qū)域，指令的數(shù)量最多，均為單周期指令，執(zhí)行的速度最快。從圖2–10中可知，其中片內(nèi)數(shù)據(jù)RAM區(qū)的0～31（00H～1FH），共32個單元，是4個通用工作寄存器組（表2–l），每個組包含8個8位寄存器，編號為R0～R7。

第64頁，課件共134頁，創(chuàng)作于2023年2月在某一時刻，只能選用一個寄存器組使用。其選擇是通過軟件對程序狀態(tài)字（PSW）中的RS0、RS1兩位的設(shè)置來實現(xiàn)的。設(shè)置RS0、RS1時，可以對PSW字節(jié)尋址，也可以位尋址方式，間接或直接修改RS0、RS1的內(nèi)容。第65頁，課件共134頁，創(chuàng)作于2023年2月

⑵位尋址區(qū)：

從片內(nèi)數(shù)據(jù)RAM區(qū)的32－47（20H－2FH）的16個字節(jié)單元，共包含128位，是可位尋址的RAM區(qū)。這16個字節(jié)單元，既可進行字節(jié)尋址，又可位尋址。字節(jié)地址與位地址之間的關(guān)系見表2–2。第66頁，課件共134頁，創(chuàng)作于2023年2月

⑶

字節(jié)尋址區(qū)：從片內(nèi)數(shù)據(jù)RAM區(qū)的48～127（30H～7FH），共80個字節(jié)單元，可以采用直接字節(jié)尋址的方法訪問。對于80C52，還有高128B的數(shù)據(jù)RAM區(qū)。這一區(qū)域只能采用間接字節(jié)尋址的方法訪問。

第67頁，課件共134頁，創(chuàng)作于2023年2月

⑷

堆棧區(qū)及堆棧指示器SP：堆棧是在片內(nèi)數(shù)據(jù)RAM區(qū)中，數(shù)據(jù)先進后出或后進先出的區(qū)域。堆棧指示器SP（stackpointer）存放當(dāng)前的堆棧棧頂?shù)刂?是一個8位寄存器。

堆棧是為子程序調(diào)用和中斷操作而設(shè)立的。其具體功能有兩個：保護斷點和保護現(xiàn)場。第68頁，課件共134頁，創(chuàng)作于2023年2月

80C51的堆棧是向上堆棧，即進棧時SP的內(nèi)容是增加的；出棧時SP的內(nèi)容是減少的。

系統(tǒng)復(fù)位后SP內(nèi)容為07H。通過軟件對SP的內(nèi)容重新定義，使堆棧區(qū)設(shè)定在片內(nèi)數(shù)據(jù)RAM區(qū)中的某一區(qū)域內(nèi)，堆棧深度不能超過片內(nèi)RAM空間。第69頁，課件共134頁，創(chuàng)作于2023年2月⒉特殊功能寄存器SFR區(qū)

用以存放相應(yīng)功能部件的控制命令、狀態(tài)或數(shù)據(jù)的區(qū)域。

80C51共定義了21個特殊功能寄存器，其名稱和字節(jié)地址列于表2－3中。在80C52中，共計26個。訪問其它地址無效。注意：字節(jié)地址中低位地址為0H或8H的特殊功能寄存器，除有字節(jié)尋址能力外，還有位尋址能力。這些特殊功能寄存器與位地址的對應(yīng)關(guān)系見表2－4。第70頁，課件共134頁，創(chuàng)作于2023年2月

在外部存放數(shù)據(jù)的區(qū)域，這一區(qū)域只能用寄存器間接尋址的方法訪問，所用的寄存器為DPTR、R1或R0。指令助記符為MOVX。

當(dāng)用R0、R1尋址時，由于R0、R1為8位寄存器，因此最大尋址范圍為256B；當(dāng)用DPTR尋址時，由于DPTR為16位寄存器，因此最大尋址范圍為64KB。2.4.3片外數(shù)據(jù)存儲區(qū)00H7FH80HFFH0000HFFFFH內(nèi)部WRRDSFR外部第71頁，課件共134頁，創(chuàng)作于2023年2月80C51共有四個8位的并行雙向口，分別命名為P0、P1、P2和P3，每個端口皆有八位，計有32根輸入／輸出（I/O）口線。每一位均由鎖存器、輸出驅(qū)動器和輸入緩沖器所組成。P0、P1、P2和P3端口的電路形式不同，其功能也不同。故各口的性質(zhì)和功能也就有了差異。它們之間的異同列于表2－5。2.5并行輸入/輸出端口第72頁，課件共134頁，創(chuàng)作于2023年2月

P0口是一個多功能的8位口，其字節(jié)訪問地址為80H，位訪問地址為80H～87H。2.5.1P0口1、地址/數(shù)據(jù)總線口在訪問外部存儲器時，P0口是一個真正的雙向數(shù)據(jù)口，并分時送出地址的8位和送出（接收）相應(yīng)存儲單元的數(shù)據(jù)。2、I/O口第73頁，課件共134頁，創(chuàng)作于2023年2月圖(a)是P0口的位結(jié)構(gòu)圖，它包括一個輸出鎖存器，兩個三態(tài)緩沖器，一個輸出驅(qū)動電路和一個輸出控制電路。＆MUX鎖存器DQCPQ讀鎖存器內(nèi)部總線寫入讀引腳地址/數(shù)據(jù)控制vccP0.x（a）p0口電路邏輯第74頁，課件共134頁，創(chuàng)作于2023年2月

當(dāng)從P0口輸出地址或數(shù)據(jù)時，控制信號應(yīng)為高電平1，模擬轉(zhuǎn)換開關(guān)（MUX）把地址/數(shù)據(jù)信息經(jīng)反相器和下拉場效應(yīng)管接通，同時與門打開。輸出的地址或數(shù)據(jù)既通過與門去驅(qū)動上拉場效應(yīng)管，又通過反相器去驅(qū)動下拉場效應(yīng)管。作地址／數(shù)據(jù)復(fù)用總線用第75頁，課件共134頁，創(chuàng)作于2023年2月例如，若地址/數(shù)據(jù)信息為“0”，該“0”信號一方面通過與門使上拉場效應(yīng)管截止，另一方面經(jīng)反相器使下拉場效應(yīng)管導(dǎo)通，從而使引腳上輸出相應(yīng)的“0”信號，反之，若地址/數(shù)據(jù)信息為“1”，將會使上拉場效應(yīng)管導(dǎo)通而下拉場效應(yīng)管截止，引腳上將出現(xiàn)相應(yīng)的“1”信號。作地址／數(shù)據(jù)復(fù)用總線用第76頁，課件共134頁，創(chuàng)作于2023年2月在CPU向端口輸出數(shù)據(jù)時，對應(yīng)的輸出控制信號應(yīng)為0，模擬轉(zhuǎn)換開關(guān)將把輸出級與鎖存器Q端接通。同時，因與門輸出為0，使上拉場效應(yīng)管處于截止?fàn)顟B(tài)，因此輸出級是漏極開路電路。這樣，當(dāng)寫脈沖加在觸發(fā)器時針端CP上時，則與內(nèi)部總線相連的D端數(shù)據(jù)取反后就出現(xiàn)在Q端，再經(jīng)場效應(yīng)管反相，在P0引腳上出現(xiàn)的數(shù)據(jù)正好是內(nèi)部總線的數(shù)據(jù)。

作I／O口使用第77頁，課件共134頁，創(chuàng)作于2023年2月一般P0口的輸出級能驅(qū)動8個LSTTL輸入，但對NMOS輸入而言，P0口做地址/數(shù)據(jù)總線口使用時，不必外加提升電阻。而作一般I/O口使用時，由于輸出驅(qū)動電路工作于開漏狀態(tài)，故需外接上拉電阻。第78頁，課件共134頁，創(chuàng)作于2023年2月當(dāng)P0口引腳上輸入數(shù)據(jù)，此時上拉FET應(yīng)一直處于截止?fàn)顟B(tài)。引腳上的外部信號即加在下面一個三態(tài)緩沖器的輸入端，又加在下拉FET的漏極，假定在此之前曾輸出鎖存過數(shù)據(jù)0，則FET是導(dǎo)通的，這樣引腳上的電位就始終被鉗位在0電平，使輸入高電平無法讀入。因此作為一般I/O口使用時，P0口是一個準(zhǔn)雙向口，即輸入數(shù)據(jù)時，應(yīng)先向口寫“1”，使兩個FET均截止，然后方可作高阻抗輸入。第79頁，課件共134頁，創(chuàng)作于2023年2月但在P0口連接外部存儲器時，由于訪問外部存儲器期間，CPU會自動向口0的鎖存器寫入0FFH，所以，對用戶而言，P0口用作地址/數(shù)據(jù)總線時,則是一個真正的雙向口。上面所述為數(shù)據(jù)由引腳輸入的情況，稱為“讀引腳”操作。但在有些情況下，例如用一根口線去驅(qū)動一個晶體管的基極，則向此口線寫“1”時，晶體管導(dǎo)通，并把引腳上的電平拉低，這時若從引腳上讀取數(shù)據(jù)，會把此數(shù)據(jù)錯讀為0。為了避免錯讀引腳上電平的可能性，單片機中還提供了另一類所謂“讀鎖存器”操作。第80頁，課件共134頁，創(chuàng)作于2023年2月這類操作的特點是：先讀口，隨之可對讀入的數(shù)據(jù)進行修改，然后再寫到端口上。例如執(zhí)行指令ORLP0，A時，則先把P0上的內(nèi)容讀入CPU，然后與A累加器內(nèi)容按位進行邏輯“或”操作，最后把“或”的結(jié)果送回P0口。能使單片機產(chǎn)生這種讀-修改-寫操作的指令，其目的操作數(shù)一般為某I/O口或口的某一位，這些指令是：ANL，ORL，XRL，JBC，CPL，INC，DEC，DJNZ，MOVPX·Y，C，CLRPX·Y和SETBPX·Y等，它們的含義詳見指令系統(tǒng)一章的說明。第81頁，課件共134頁，創(chuàng)作于2023年2月綜上所述，P0口既可作地址/數(shù)據(jù)總線口，這時它是真正的雙向口，也可作通用I/O口，但只是一個準(zhǔn)雙向口。一般情況下，P0口已當(dāng)作地址/數(shù)據(jù)口使用時，就不能再作通用I/O口使用。P2口的位結(jié)構(gòu)如圖(b)所示，它與P0口基本相同，只有輸出部分略有不同，在輸出FET的漏極接有上拉電阻，這種結(jié)構(gòu)不必外接上拉電阻就可驅(qū)動任何MOS輸入電路，且能驅(qū)動四個LSTTL輸入。P2口常用作外部存儲器的高八位地址口。當(dāng)不用作地址口時，P2口亦可作通用I/O口，這時它也是一個準(zhǔn)雙向I/O口。

2.5.2、P2口第82頁，課件共134頁，創(chuàng)作于2023年2月

vccP2X地址（b）p2口電路邏輯MUX鎖存器DQCPQ讀鎖存器內(nèi)部總線寫入讀引腳控制第83頁，課件共134頁，創(chuàng)作于2023年2月（c）p1口電路邏輯鎖存器DQCPQ讀鎖存器內(nèi)部總線寫入讀引腳vccP1XP1口的位結(jié)構(gòu)如圖(c)所示，它與P2口基本相同，只是少了一個轉(zhuǎn)換器（MUX）和一個反相器，且為使邏輯上的一致將鎖存器的Q與輸出FET相連。P1口常用作通用I/O口，它是一個標(biāo)準(zhǔn)的準(zhǔn)雙向口，即作輸入口使用時必須先給鎖存器置1。2.5.3P1口字節(jié)地址:90H，位地址：90H-97H第84頁，課件共134頁，創(chuàng)作于2023年2月2.5.4、P3口P3口是一個雙功能口，第一功能和P2口一樣可作為通用I/O口。P3口工作于第二功能時，各位的定義如下：P3·0RxD（串行輸入通道）P3·1TxD（串行輸出通道）P3·2INT0（外中斷0）P3·3INT1（外中斷1）P3·4T0（定時器0外部輸入）P3·5T1（定時器1外部輸入）P3·6WR（外部數(shù)據(jù)存儲器寫選通）P3.7RD（外部數(shù)據(jù)存儲器讀選通）

第85頁，課件共134頁，創(chuàng)作于2023年2月＆鎖存器DQCPQ讀鎖存器內(nèi)部總線寫入讀引腳第二輸出功能（d）p3口電路邏輯第二輸入功能vccP3.x第86頁，課件共134頁，創(chuàng)作于2023年2月

由(d)P3口位結(jié)構(gòu)可以看出，實現(xiàn)第一功能作通用I/O輸出口時，選擇輸出功能端應(yīng)保持高電平，使與非門對鎖存器Q端是暢通的。同理，實現(xiàn)第二功能做專用信號輸出時，則該位的鎖存器應(yīng)置1，使與非門對選擇輸出功能端是暢通的。對輸入而言，無論該位是作通用輸入口還是作第二功能輸入口，其輸出鎖存器和選擇輸出功能端都應(yīng)置1，即使FET截止。

由于所有口鎖存器在上電復(fù)位時均置為1，自然滿足了上述條件，所以用戶不必做任何工作，就可以直接使用P3口的第二功能。至于第一功能，應(yīng)在確信某一引腳第二功能提供的信號不用時，該引腳才可作I/O線使用，使用方法同與一般準(zhǔn)雙向口相同。

第87頁，課件共134頁，創(chuàng)作于2023年2月是一個完整的一位微計算機，它具有自已的CPU、寄存器、I/O、存儲器和指令集。一位機在開關(guān)決策、邏輯電路仿真、和實時控制方面非常有效。

位處理器系統(tǒng)包括以下幾個功能部件：⑴位累加器：借用進位標(biāo)志位CY。在布爾運算中CY是數(shù)據(jù)源之一，又是運算結(jié)果的存放處，位數(shù)據(jù)傳送的中心。根據(jù)CY的狀態(tài)實現(xiàn)程序條件轉(zhuǎn)移：JCrel、JNCrel。2.6布爾（位）處理器第88頁，課件共134頁，創(chuàng)作于2023年2月⑵位尋址的RAM：內(nèi)部RAM位尋址區(qū)中的0～127位(20H～2FH)；⑶位尋址的寄存器：特殊功能寄存器（SFR）中的可以位尋址的位。⑷位尋址的I/O口：并行I/O口中的可以位尋址的位(如P1.0)。⑸位操作指令系統(tǒng)：位操作指令可實現(xiàn)對位的置位、清0、取反、位狀態(tài)判跳、傳送、位邏輯運算、位輸入/輸出等操作。第89頁，課件共134頁，創(chuàng)作于2023年2月

80C51單片微機共有復(fù)位、程序執(zhí)行、低功耗以及編程和校驗四種工作方式。2.780C51單片微機的工作方式

第90頁，課件共134頁，創(chuàng)作于2023年2月⒈復(fù)位操作

其主要功能是把PC初始化為0000H，使單片微機從0000H單元開始執(zhí)行程序。當(dāng)由于程序運行出錯或操作錯誤使系統(tǒng)處于死鎖狀態(tài)時，為擺脫困境，可以按復(fù)位鍵以重新啟動，也可以通過監(jiān)視定時器來強迫復(fù)位。除PC之外，復(fù)位操作還對其它一些特殊功能寄存器有影響，它們的復(fù)位狀態(tài)見表2–6。復(fù)位操作還對單片微機的個別引腳信號有影響。例如在復(fù)位期間，ALE和PSEN信號變?yōu)闊o效狀態(tài)，即ALE=l，PSEN=l。2.7.1復(fù)位方式第91頁，課件共134頁，創(chuàng)作于2023年2月

⒉復(fù)位信號及其產(chǎn)生

⑴復(fù)位信號RST引腳是復(fù)位信號的輸入端。復(fù)位信號是高電平有效，其有效時間應(yīng)持續(xù)24個振蕩周期(即2個機器周期)以上。若使用頻率為6MHz的晶振，則復(fù)位信號應(yīng)持續(xù)4μs以上。產(chǎn)生復(fù)位信號的電路邏輯圖如圖2－15所示。第92頁，課件共134頁，創(chuàng)作于2023年2月整個復(fù)位電路包括芯片內(nèi)、外兩部分。外部電路產(chǎn)生的復(fù)位信號（RST）送施密特觸發(fā)器，再由片內(nèi)復(fù)位電路在每個機器周期的S5P2時刻對施密特觸發(fā)器的輸出進行采樣，然后才能得到內(nèi)部復(fù)位操作所需要的信號。復(fù)位操作有上電自動復(fù)位、按鍵電平復(fù)位和外部脈沖復(fù)位三種方式，示于圖2-16中第93頁，課件共134頁，創(chuàng)作于2023年2月

程序執(zhí)行方式是單片微機的基本工作方式。由于復(fù)位后PC＝0000H，因此，程序執(zhí)行總是從0000H開始的。一般在0000H開始的單元中存放一條無條件轉(zhuǎn)移指令，以便跳轉(zhuǎn)到實際主程序的入口去執(zhí)行。比如： ORG 0000H SJMP MAIN ；轉(zhuǎn)主程序

2.7.2程序執(zhí)行方式第94頁，課件共134頁，創(chuàng)作于2023年2月 80C51有兩種低功耗方式，即待機方式和掉電保護方式。待機方式和掉電保護方式時涉及的硬件如圖2－17所示。 待機方式和掉電保護方式都是由電源控制寄存器（PCON）的有關(guān)位來控制的。2.7.3低功耗工作方式第95頁，課件共134頁，創(chuàng)作于2023年2月

其中： SMOD：波特率倍增位，在串行通訊時使用。GF1、GF0：通信標(biāo)志位1、0。PD：掉電方位式，PD＝1，則進入掉電方式。 IDL：待機方式位，IDL＝1，則進入待機方式。若PD和IDL同時為1，則先激活掉電方式。SMOD

－－－GF1GF0PDIDL電源控制寄存器格式如下：第96頁，課件共134頁，創(chuàng)作于2023年2月⒈待機（休閑）方式⑶待機（休閑）狀態(tài)退出①產(chǎn)生中斷；②復(fù)位。⑴待機（休閑）方式狀態(tài)圖2-17●片內(nèi)時鐘僅向中斷源提供，其余被阻斷；●

PC、特殊功能寄存器和片內(nèi)RAM狀態(tài)保持不變；●

I/O引腳端口值保持原邏輯值；●

ALE、保持邏輯高電平；●CPU不工作，但中斷功能繼續(xù)存在。⑵待機（休閑）狀態(tài)進入

只要使PCON中IDL位置1。第97頁，課件共134頁，創(chuàng)作于2023年2月⒉掉電保護方式⑶掉電保護狀態(tài)退出⑴掉電保護方式狀態(tài)表2－7●片內(nèi)振蕩器停振，所有功能部件停止工作；●片內(nèi)RAM數(shù)據(jù)信息保存不變；●

ALE、PSEN為低電平；●

Vcc可降至2V，但不能真正掉電。⑵掉電保護狀態(tài)進入只要使PCON中PD位置1。唯一方法是硬件復(fù)位，復(fù)位后片內(nèi)RAM數(shù)據(jù)不變，特殊功能寄存器內(nèi)容按復(fù)位狀態(tài)初始化。第98頁，課件共134頁，創(chuàng)作于2023年2月51單片機的8個特殊引腳Vcc,GND:電源端XTAL1,XTAL2:片內(nèi)振蕩電路輸入、輸出端RESET:復(fù)位端正脈沖有效（寬度

8mS）EA/Vpp:尋址外部ROM控制端。低有效片內(nèi)有ROM時應(yīng)當(dāng)接高電平。ALE/PROG:地址鎖存允許控制端。PSEN：選通外部ROM的讀(OE)控制端。低有效

小結(jié)第99頁，課件共134頁，創(chuàng)作于2023年2月51單片機的4個8位的I/O口P0.0—P0.7:8位數(shù)據(jù)口和輸出低8位地址復(fù)用口(復(fù)用時是雙向口；不復(fù)用時也是準(zhǔn)雙向口)P1.0—P1.7:通用I/O口（準(zhǔn)雙向口）P2.0—P2.7:輸出高8位地址（用于尋址時是輸出口；不尋址時是準(zhǔn)雙向口）P3.0—P3.7:具有特定的第二功能（準(zhǔn)雙向口）注意：在不外擴ROM/RAM時，P0～P3均可作通用I/O口使用，而且都是準(zhǔn)雙向I/O口(例如:AT89C51)！小結(jié)第100頁，課件共134頁，創(chuàng)作于2023年2月P3口第二功能表引腳第二功能P3.0RxD:串行口接收數(shù)據(jù)輸入端P3.1TxD:串行口發(fā)送數(shù)據(jù)輸出端P3.2INT0:外部中斷申請輸入端0P3.3INT1:外部中斷申請輸入端1P3.4T0:外部計數(shù)脈沖輸入端0P3.5T1:外部計數(shù)脈沖輸入端1P3.6WR:寫外設(shè)控制信號輸出端P3.7RD:讀外設(shè)控制信號輸出端小結(jié)第101頁，課件共134頁，創(chuàng)作于2023年2月PC與SFR復(fù)位狀態(tài)表寄存器復(fù)位狀態(tài)寄存器復(fù)位狀態(tài)PC0000HTCON00HA00HT2CON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0-P3FFHSCON00HIPXX000000BSBUFXXHIE0X000000BPCON0XXX0000BTMOD00H

回顧第102頁，課件共134頁，創(chuàng)作于2023年2月89C51單片機存儲器配置片內(nèi)RAM128字節(jié)（00H—7FH）；片內(nèi)RAM前32個單元是工作寄存器區(qū)(00H—1FH)片內(nèi)RAM有128個可按位尋址的位，占16個單元。位地址編號為：00H—7FH分布在：20H—2FH單元片內(nèi)21個特殊功能寄存器(SFR)中：地址號能被8整除的SFR中的各位也可按位尋址可尋址片外RAM64K字節(jié)（0000H—FFFFH）可尋址片外ROM64K字節(jié)（0