2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理2010-2022歷年真題選編帶答案難題含解析

2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理2010-2022歷年真題選編帶答案難題含解析（圖片大小可自由調(diào)整）第1卷一.歷年考點(diǎn)試題黑鉆版(共75題)1.并行加法器中，每位全和的形成除與本位相加二數(shù)數(shù)值位有關(guān)外，還與______有關(guān)。A.低位數(shù)值大小B.低位數(shù)的全和C.高位數(shù)值大小D.低位數(shù)送來的進(jìn)位2.IEEE754標(biāo)準(zhǔn)中，用于表示浮點(diǎn)數(shù)階碼的編碼通常是______。A.原碼B.補(bǔ)碼C.反碼D.移碼3.下列說法中，正確的是______。A.Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分B.主存儲器只由易失性的隨機(jī)讀/寫存儲器構(gòu)成C.單體多字存儲器主要解決訪存速度的問題D.以上都不正確4.計(jì)算機(jī)硬件能夠直接執(zhí)行的是______。

Ⅰ．機(jī)器語言程序

Ⅱ．匯編語言程序

Ⅲ．硬件描述語言程序A.僅ⅠB.僅Ⅰ、ⅡC.僅Ⅰ、ⅢD.Ⅰ、Ⅱ、Ⅲ5.一個(gè)計(jì)算機(jī)系統(tǒng)有三個(gè)I/O通道：

(1)字節(jié)多路通道，帶有傳輸速率為1.2KB/s的CRT終端5臺，傳輸速率為7.5KB/s的打印機(jī)2臺；

(2)選擇通道，帶有傳輸速率為1000KB/s的光盤一臺，同時(shí)帶有傳輸速率為800KB/s的溫盤一臺，

(3)數(shù)組多路通道，帶傳輸速率為800KB/s及600KB/s的磁盤各一臺，則通道的最大速率為

KB/s。A.1821B.2421C.1621D.32216.在串行進(jìn)位的并行加法器中，影響加法器運(yùn)算速度的關(guān)鍵因素是______。A.門電路的級延遲B.元器件速度C.進(jìn)位傳遞延遲D.各位加法器速度的不同7.假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有1條取指微指令是所有指令公用的。已知微指令長度為32位，估算控制存儲器CM容量為______。

(提示：控制存儲器CM的容量為2的n次冪)A.512BB.1KBC.2KBD.4KB8.頁式存儲管理系統(tǒng)不會(huì)出現(xiàn)______。A.抖動(dòng)/顛簸B.內(nèi)零頭(內(nèi)碎片)C.外零頭(外碎片)D.越界訪問9.畫出串行鏈?zhǔn)讲樵兎绞浇Y(jié)構(gòu)圖，簡述BG、BR和BS線的作用，并指出該方式的優(yōu)缺點(diǎn)。10.控制器應(yīng)具備的功能有

。A.操作控制B.算術(shù)運(yùn)算C.時(shí)間控制D.邏輯運(yùn)算11.磁盤存儲器采用(

)。A.隨機(jī)存取方式B.順序存取方式C.直接存取方式D.上述任意一種存取方式12.請畫出中斷判優(yōu)的鏈?zhǔn)讲樵?、?dú)立請求和分組鏈?zhǔn)饺N方式的示意圖。13.在CPU的狀態(tài)寄存器中，若符號標(biāo)志為“1”，表示運(yùn)算結(jié)果是______。A.正B.負(fù)C.零D.不一定14.下列說法中，正確的是______。A.尋址方式是指令如何給出操作數(shù)或操作數(shù)地址B.所有指令的尋址方式都相同C.所有指令都有操作碼和地址碼D.指令的功能與尋址方式無關(guān)15.無符號整數(shù)10010101B右移一位后的值為______。A.01001010BB.01001010BC.00101010BD.11001010B16.設(shè)存儲器容量為32字，字長64(即W)位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。若存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns，求順序存儲器(即高位地址交叉)和交叉存儲器帶寬各是多少?17.假設(shè)變址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋址方式下訪問到的操作數(shù)是______。A.1000HB.2000HC.3000HD.4000H18.某工作站采用的時(shí)鐘頻率f為15MHz，處理速率為10MIPs的處理機(jī)來執(zhí)行一個(gè)已知混合程序。假定每次存儲器存儲為1周期延遲，試問此計(jì)算機(jī)的有效CPI是

。A.1B.1.5C.2D.2.519.假定主存地址空間大小為256MB，按字節(jié)編址，每次讀寫操作最多一次存取4B。不考慮其他因素，則存儲器地址寄存器MAR和存儲器數(shù)據(jù)寄存器MDR的位數(shù)至少應(yīng)分別為______。A.30、4B.30、32C.28、4D.28、3220.在補(bǔ)碼加減交替除法中，參加操作的數(shù)和商符分別是______。A.絕對值的補(bǔ)碼

在形成商值的過程中自動(dòng)形成B.補(bǔ)碼

在形成商值的過程中自動(dòng)形成C.補(bǔ)碼

由兩數(shù)符號位“異或”形成D.絕對值的補(bǔ)碼

由兩數(shù)符號位“異或”形成21.DMA傳輸方式的優(yōu)點(diǎn)主要包括______。A.實(shí)現(xiàn)高速I/O設(shè)備與主存儲器之間成批交換數(shù)據(jù)B.實(shí)現(xiàn)高速I/O設(shè)備與CPU之間串行工作C.實(shí)現(xiàn)高速I/O設(shè)備與主存儲器之間串行工作D.實(shí)現(xiàn)高速I/O設(shè)備與CPU之間同步工作22.某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計(jì)該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是______。A.1、15B.2、15C.1、30D.2、3023.地址總線A0(高位)～A15(低位)，用4K×4位的存儲芯片組成16KB存儲器，則產(chǎn)生片選信號的譯碼器的輸入地址線應(yīng)該是______。A.A2A3B.A0A1C.A12A13D.A14A1524.請簡述計(jì)算機(jī)定時(shí)查詢方式和獨(dú)立請求方式，并比較它們的優(yōu)缺點(diǎn)。25.若8位信息位為11011100，生成多項(xiàng)式G(x)=x5+x4+x+1，則生成的CRC碼為______。A.1101110000100B.1101110000000C.1101110000010D.100111000000026.假定用若干個(gè)2K×4位的芯片組成一個(gè)8K×8位的存儲器，則地址081FH所在芯片的最小地址是______。A.0000HB.0600HC.0700HD.0800H27.微程序設(shè)計(jì)技術(shù)中，存放微程序的控制存儲器可采用______。A.RAMB.內(nèi)存條C.CacheD.ROM28.下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器(I/O接口)之間互連的接口標(biāo)準(zhǔn)是______。A.PCIB.USBC.AGPD.PCI-Express29.算術(shù)/邏輯運(yùn)算單元74181可完成______。A.16位算術(shù)運(yùn)算功能B.4位乘法運(yùn)算功能和除法運(yùn)算功能C.16種邏輯運(yùn)算功能D.16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能30.下列說法中，正確的是______。A.外設(shè)的訪存請求優(yōu)先級一般高于CPU的訪存請求優(yōu)先級B.外設(shè)的訪存請求優(yōu)先級一般低于CPU的訪存請求優(yōu)先級C.外設(shè)的訪存請求優(yōu)先級與CPU的訪存請求優(yōu)先級相同D.無法判定外設(shè)的訪存請求優(yōu)先級與CPU的訪存請求優(yōu)先級高低31.微程序控制存儲器屬于______的一部分。A.主存B.外存C.CPUD.緩存32.設(shè)機(jī)器數(shù)字長為8位(含1位符號位在內(nèi))，若[x]補(bǔ)=[x]原，則x的真值的取指范圍為______。A.x＞0B.x≥0C.x≥0和x=-1/2D.x=033.已知定點(diǎn)小數(shù)X的補(bǔ)碼為1.x1x2x3，且X≤-0.75，則必有______。A.x1=1，x2=0，x3=1B.x1=1C.x1=0，且x2x3不全為1D.x1=0，x2=0，x3=034.求下列信息碼的奇校驗(yàn)碼和偶校驗(yàn)碼(設(shè)校驗(yàn)位在最低位)。

①1100111

②1000110

③101011035.有如下C語言程序段

shortsi=-32767;

unsignedShortusi=si;

執(zhí)行上述兩條語句后，usi的值為______。A.-32767B.32767C.32768D.3276936.下列關(guān)于原碼、補(bǔ)碼、反碼和移碼的敘述中，不正確的是______。A.相同位數(shù)的補(bǔ)碼和移碼具有相同的數(shù)值范圍B.零的補(bǔ)碼和移碼表示不同C.一般反碼用于表示浮點(diǎn)數(shù)的階碼D.在實(shí)際計(jì)算機(jī)中，很少存儲原碼和反碼37.存儲芯片控制線中的片選線用來決定哪個(gè)存儲芯片被選中。下列說法中，正確的是______。A.當(dāng)主存儲器只有一塊存儲芯片時(shí)，不需要片選信號B.存儲芯片的片選線數(shù)為1C.存儲芯片的片選線數(shù)為2或更多D.以上都不對38.在集中式仲裁方式中，優(yōu)先次序控制最靈活的是______。A.鏈?zhǔn)讲樵兎绞紹.計(jì)數(shù)器定時(shí)查詢方式C.獨(dú)立請求方式D.無法確定39.簡要說明采用層次結(jié)構(gòu)存儲器系統(tǒng)的目的。說明每一層次的存儲器所用的存儲介質(zhì)的特性。采用層次結(jié)構(gòu)存儲器能達(dá)到預(yù)期目的的原理。40.某指令系統(tǒng)有200條指令，對操作碼采用固定長度二進(jìn)制編碼，最少需要用______位。A.4B.8C.16D.3241.電子計(jì)算機(jī)的發(fā)展已經(jīng)經(jīng)歷了4代，這4代計(jì)算機(jī)的主要元件分別是______。A.電子管、晶體管、中小規(guī)模集成電路、激光器件B.晶體管、中小規(guī)模集成電路、激光器件、光介質(zhì)C.電子管、晶體管、中小規(guī)模集成電路、大規(guī)模集成電路D.電子管、數(shù)碼管、中小規(guī)模集成電路、激光器件42.用海明碼對長度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)，則校驗(yàn)位數(shù)至少為______。A.2B.3C.4D.543.指令寄存器中寄存的是______。A.下一條要執(zhí)行的指令B.已執(zhí)行完了的指令C.正在執(zhí)行的指令D.要轉(zhuǎn)移的指令44.假設(shè)在網(wǎng)絡(luò)中傳送采用偶校驗(yàn)碼，當(dāng)收到的數(shù)據(jù)位為10101010時(shí)，則可以得出結(jié)論______。A.傳送過程中未出錯(cuò)B.出現(xiàn)偶數(shù)位錯(cuò)C.出現(xiàn)奇數(shù)位錯(cuò)D.未出錯(cuò)或出現(xiàn)偶數(shù)位錯(cuò)45.各種外部設(shè)備均通過______電路，才能連接到系統(tǒng)總線上。A.外設(shè)B.內(nèi)存C.中斷D.接口46.在CPU執(zhí)行一段程序的過程中，Cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)為400次。若Cache的存取時(shí)間為5ns，主存的存取時(shí)間為25ns，則CPU的平均訪問時(shí)間為______ns。A.5.4B.6.6C.8.8D.9.247.在系統(tǒng)總線中，地址總線的位數(shù)______。A.與機(jī)器字長有關(guān)B.與存儲單元個(gè)數(shù)有關(guān)C.與存儲字長有關(guān)D.與存儲器帶寬有關(guān)48.x、y為定點(diǎn)整數(shù)，其格式為1位符號位，n位數(shù)值位，若采用補(bǔ)碼一位乘法實(shí)現(xiàn)乘法運(yùn)算，則最多需要______次加法運(yùn)算。A.n-1B.nC.n+1D.n+249.下列哪種指令不屬于程序控制指令______。A.無條件轉(zhuǎn)移指令B.條件轉(zhuǎn)移指令C.中斷隱指令D.循環(huán)指令50.下列存儲器中，CPU可隨機(jī)訪問的存儲器有______。

Ⅰ．光盤存儲器

Ⅱ．主存儲器

Ⅲ．機(jī)械硬盤

Ⅳ．采用DRAM作為存儲介質(zhì)的固態(tài)硬盤A.ⅠB.Ⅱ、ⅣC.Ⅱ、Ⅲ、ⅣD.Ⅰ、Ⅱ、Ⅲ、Ⅳ51.一個(gè)16K×1位(內(nèi)部采用128×128存儲器陣列)的DRAM芯片，若采用集中式刷新方式，且刷新周期為2ms，那么對DRAM芯片所有存儲單元刷新一遍需要______個(gè)存儲周期。A.128B.256C.1024D.1638452.在C語言程序中，比較unsignedint整數(shù)和int整數(shù)，C編譯器會(huì)隱含地將符號帶整數(shù)類型轉(zhuǎn)換為無符號整數(shù)。那么下列表達(dá)式中值為True的是______。A.-2147483648＞2147483648UB.-2147483648=2147483648UC.-2147483648＜2147483648UD.以上都錯(cuò)53.劃分?jǐn)?shù)據(jù)總線、地址總線、控制總線這3類的根據(jù)是______。A.總線所處的位置B.總線傳送的內(nèi)容C.總線的傳送方式D.總線的傳送方向54.異步定時(shí)方式根據(jù)“請求”和“回答”信號的撤銷是否互鎖，有三種情況，請用圖形的方式表達(dá)它們。55.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長，因此機(jī)器周期通常用

來規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間B.主存中讀取一個(gè)數(shù)據(jù)字的最長時(shí)間C.主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D.主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間56.某機(jī)器指令字長為16位，主存按字節(jié)編址，取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。當(dāng)前指令地址為2000H，指令內(nèi)容為相對尋址的無條件轉(zhuǎn)移指令，指令中的形式地址為40H。那么取指令后及指令執(zhí)行后PC內(nèi)容為______。A.2000H，2042HB.2002H，2040HC.2002H，2042HD.2000H，2040H57.主存儲器主要性能指標(biāo)有______。

Ⅰ．存儲周期

Ⅱ．存儲容量

Ⅲ．存取時(shí)間

Ⅳ．存儲器帶寬A.Ⅰ、ⅡB.Ⅰ、Ⅱ、ⅣC.Ⅰ、Ⅲ、ⅣD.全部都是58.下面有關(guān)程序計(jì)數(shù)器(PC)的敘述中，錯(cuò)誤的是______。A.每條指令執(zhí)行后，PC的值都會(huì)被改變B.PC的值由CPU在執(zhí)行指令過程中進(jìn)行修改C.條件轉(zhuǎn)移指令時(shí)，PC的值總是修改為轉(zhuǎn)移目標(biāo)指令的地址D.PC的位數(shù)一般和存儲器地址寄存器(MAR)的位數(shù)一樣59.ROM與RAM的主要區(qū)別是

。A.斷電后，ROM內(nèi)的信息會(huì)丟失，RAM則可長期保存信息不丟失B.斷電后，RAM內(nèi)的信息會(huì)丟失，ROM則可長期保存信息不丟失C.ROM是輔助存儲器，RAM是主存儲器D.ROM是主存儲器，RAM是輔存儲器60.超長指令字技術(shù)是通過______來提高指令的并行性的。A.縮短原來流水線的處理器周期B.在每個(gè)時(shí)鐘周期內(nèi)并發(fā)多條指令C.把多條能并行執(zhí)行的指令組合成一條具有多個(gè)操作碼字段的指令D.把指令分配到多核CPU的不同內(nèi)核上執(zhí)行61.同步控制是______。A.只適用于CPU控制的方式B.由統(tǒng)一時(shí)序信號控制的方式C.所有指令執(zhí)行時(shí)間都相同的方式D.不強(qiáng)調(diào)統(tǒng)一時(shí)序信號控制的方式62.從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為______。A.時(shí)鐘周期B.機(jī)器周期C.工作周期D.指令周期63.已知某磁盤存儲器轉(zhuǎn)速為2400r/min，每道存儲容量為96KB，那么磁盤的數(shù)據(jù)傳輸率為______。A.1920KB/sB.3840KB/sC.3845KB/sD.3880KB/s64.某計(jì)算機(jī)的指令流水線由4個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間(忽略各功能段之間流水段寄存器的緩存時(shí)間)如下圖所示。

指令流經(jīng)各功能段的時(shí)間

則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是______。A.90nsB.80nsC.70nsD.60ns65.下列說法中正確的是______。A.采用微程序控制器是為了提高速度B.控制存儲器采用高速RAM電路組成C.微指令計(jì)數(shù)器決定指令的執(zhí)行順序D.一條微指令放在控制存儲器的一個(gè)單元中66.在中斷處理過程中，完全由硬件自動(dòng)執(zhí)行的步驟是______。A.保存中斷點(diǎn)B.識別中斷點(diǎn)C.保存被中斷服務(wù)程序破壞的通用寄存器中的內(nèi)容D.返回中斷點(diǎn)67.在微程序控制器中，執(zhí)行指令微程序的首條微指令地址是

得到的。A.程序計(jì)數(shù)器B.前條微指令C.μPCD.指令操作碼映射68.程序控制類指令的功能是______。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序69.下列部件中，

屬于微程序控制器的主要部件。A.CacheB.PCC.控制存儲器D.微指令寄存器70.在Cache和主存構(gòu)成的兩級存儲體系中，Cache的存取時(shí)間是100ns，主存的存取時(shí)間是1000ns。如果希望有效(平均)存取時(shí)間不超過Cache存取時(shí)間的15%，則Cache的命中率至少應(yīng)為______。A.90%B.98%C.95%D.99%71.寫出一個(gè)定點(diǎn)8位字長的二進(jìn)制數(shù)在下列情況中所能表示的真值(數(shù)值)范圍：

1)不帶符號數(shù)表示。

2)原碼表示。

3)補(bǔ)碼表示。

4)反碼表示。

5)移碼表示。72.下列哪些是動(dòng)態(tài)半導(dǎo)體存儲器的特點(diǎn)______。

Ⅰ．在工作中存儲器內(nèi)容會(huì)產(chǎn)生變化

Ⅱ．每隔一定時(shí)間，需要根據(jù)原存內(nèi)容重新寫入一遍

Ⅲ．一次完整的刷新過程需要占用兩個(gè)存儲周期

Ⅳ．一次完整的刷新過程只需要占用一個(gè)存儲周期A.Ⅰ、ⅢB.Ⅱ、ⅢC.Ⅱ、ⅣD.只有Ⅲ73.設(shè)有微機(jī)A和微機(jī)B片內(nèi)邏輯電路完全相同，微機(jī)A的主頻為1GHz，微機(jī)A的平均指令執(zhí)行速度為20MIPS，微機(jī)B的主頻為0.8GHz，則微機(jī)B的平均指令執(zhí)行速度為______。A.4MIPSB.8MIPSC.16MIPSD.20MIPS74.控制器的全部功能是______。A.產(chǎn)生時(shí)序信號B.從主存中取出指令并完成指令操作碼譯碼C.從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號D.都不對75.16位真彩色顯示器可顯示的顏色種數(shù)為______。A.16種B.4種C.32K種D.64K種第1卷參考答案一.歷年考點(diǎn)試題黑鉆版1.參考答案：D[解析]在二進(jìn)制加法(任意進(jìn)制都是類似)中，本位運(yùn)算的結(jié)果不僅與參與運(yùn)算的兩數(shù)數(shù)值位有關(guān)，還和低位送來的進(jìn)位有關(guān)。2.參考答案：D[解析]IEEE754標(biāo)準(zhǔn)中，階碼是使用移碼來表示，尾數(shù)使用的是原碼表示。3.參考答案：C[解析]Cache—主存—輔存各層次中，前者的內(nèi)容都可以在后者中找到，即Cache的內(nèi)容可以在主存和輔存中找到，主存的內(nèi)容可以在輔存中找到，故Cache與主存是不可以統(tǒng)一編址的，故A錯(cuò)誤。

通常主存由ROM和RAM構(gòu)成，它們是統(tǒng)一編址的。ROM是非易失性隨機(jī)存儲器，故B錯(cuò)誤。

單體多字存儲器把存儲器的存儲字字長增加n倍，以存放n個(gè)指令字或數(shù)據(jù)字，所以單體多字存儲器的最大帶寬比單字存儲器的最大帶寬提高了n倍，解決了訪存速度問題，故C正確。4.參考答案：A[解析]硬件能直接執(zhí)行的只能是機(jī)器語言(二進(jìn)制編碼)，匯編語言是增強(qiáng)機(jī)器語言的可讀性和記憶性的語言，經(jīng)過匯編后才能被執(zhí)行。5.參考答案：A字節(jié)多路通道速率f1=5×1.2KB/s+2×7.5KB/s=21KB/s；選擇通道(一次只能選擇一個(gè)設(shè)備進(jìn)行傳輸)f2=MAX(1000KB/s，800KB/s)=1000KB/s；數(shù)組多路通道(一次只能一個(gè)設(shè)備傳輸數(shù)據(jù))f3=MAX(800KB/s，600KB/s)=800KB/s。則通道的最大速率：

f=f1+f2+f3=21+1000+800=1821(KB/s)6.參考答案：C[解析]提高加法器的運(yùn)算速度最直接的方法就是多位并行加法。本題中4個(gè)選項(xiàng)均會(huì)對加法器的速度產(chǎn)生影響，但只有進(jìn)位傳遞延遲對并行加法器的影響最為關(guān)鍵。7.參考答案：B[解析]總的微指令條數(shù)=(4-1)×80+1=241條，每條微指令占一個(gè)控制單元，控存CM容量為2的n次冪，而241剛好小于256，所以CM的容量=256×32位=1KB。8.參考答案：C此題考查的知識點(diǎn)：抖動(dòng)是頁式存儲管理特有的現(xiàn)象，因?yàn)轫撌酱鎯芾碇兄噶罨驍?shù)據(jù)可能跨頁存儲；頁式存儲管理會(huì)出現(xiàn)內(nèi)零頭，段式存儲管理會(huì)出現(xiàn)外零頭；任何一種存儲管理都面臨著越界訪問的危險(xiǎn)。9.參考答案：該結(jié)構(gòu)如下圖所示。

串行鏈?zhǔn)讲樵?/p>

由圖可見，由3條公用的信號線完成總線申請和響應(yīng)。

BR：總線請求信號，每個(gè)設(shè)備都可以通過它請求使用總線，當(dāng)總線仲裁器檢測到有總線請求，且總線又正處于空閑時(shí)，就送出總線可用信號：BG。

BG：總線授權(quán)信號，將依次串行穿過各設(shè)備，首先收到BG的設(shè)備若正在申請總線，就取得總線使用權(quán)，并停止BG繼續(xù)傳送，同時(shí)發(fā)出BS信號，直至該設(shè)備撤除總線請求。

串行鏈?zhǔn)讲樵兎绞降膬?yōu)缺點(diǎn)：

優(yōu)點(diǎn)：使用的控制線數(shù)目少(僅3條)，優(yōu)先級由設(shè)備的位置決定，所以結(jié)果簡單，易于擴(kuò)展設(shè)備的數(shù)目。

缺點(diǎn)：優(yōu)先級固定，難以改變；高優(yōu)先級設(shè)備頻繁請求將影響低優(yōu)先級設(shè)備對總線的使用；該鏈路若有故障將嚴(yán)重影響系統(tǒng)的運(yùn)行。10.參考答案：A控制器是計(jì)算機(jī)的控制中心，完成操作控制功能，即管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，將各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。11.參考答案：C直接存取存儲器DAM(DirectAccessMemory)的特點(diǎn)是：沒有尋址機(jī)構(gòu)，當(dāng)要存取所需要的信息時(shí)，必須執(zhí)行兩個(gè)邏輯操作。首先，直接指向整個(gè)存儲器的一個(gè)小區(qū)域(如磁盤上的磁道或磁頭)；然后對這一小區(qū)域像磁帶那樣順序檢索、記數(shù)或等待．直至找到最后的目的塊(磁道上的扇區(qū))。12.參考答案：畫出示意圖如下圖所示。其中IR為中斷請求輸入線，IG為中斷許可輸出線。

中斷判優(yōu)查詢

(a)鏈?zhǔn)讲樵冎袛啵?b)獨(dú)立請求中斷；(c)分組鏈?zhǔn)街袛?3.參考答案：B狀態(tài)標(biāo)志寄存器用來存放程序狀態(tài)字(PSW)。程序狀態(tài)字的各位表征程序和機(jī)器運(yùn)行的狀態(tài)，是參與控制程序執(zhí)行的重要依據(jù)之一。它主要包括兩部分內(nèi)容：一是狀態(tài)標(biāo)志，如進(jìn)位標(biāo)志(C)、結(jié)果為零標(biāo)志(Z)等，大多數(shù)指令的執(zhí)行將會(huì)影響這些標(biāo)志位；二是控制標(biāo)志，如中斷標(biāo)志、陷阱標(biāo)志等。符號標(biāo)志位SF=0表示為正數(shù)，符號標(biāo)志位SF=1表示為負(fù)數(shù)。14.參考答案：D[解析]尋址方式是處理器根據(jù)指令中給出的地址信息來尋找物理地址的方式，與指令的功能無關(guān)。15.參考答案：B[解析]無符號整數(shù)無論左移還是右移，都補(bǔ)0。

[注意]所有移位操作的題目，都可以化成十進(jìn)制進(jìn)行求解或驗(yàn)算。左移n位相當(dāng)于對應(yīng)的十進(jìn)制數(shù)×2n，右移n位相當(dāng)于對應(yīng)的十進(jìn)制數(shù)×2-n。16.參考答案：因?yàn)樾畔⑹琼樞蛟L問的，所以它用低位地址順序選擇各存儲單元，用高位地址選擇不同的存儲體。

因?yàn)轫樞虼鎯ζ骱徒徊娲鎯ζ鬟B續(xù)讀出m=4個(gè)字的信息總量都是：

W=64b×4=256b

又因?yàn)樗鼈冞B續(xù)讀出4個(gè)字所需的時(shí)間分別是：

T1=mT=4×200ns=800ns=8×10-7s

T2=T+(m-1)τ=200ns+3×50ns=350ns=3.5×10-7s

所以順序存儲器帶寬：Bm1=W/t1=256/(8×10-7)=32×107(b/s)

交叉存儲器帶寬：Bm2=W/t2=256/(3.5×10-7)=73×107(b/s)

顯然后者的吞吐量要大得多。17.參考答案：D[解析]變址尋址的有效地址是變址寄存器的內(nèi)容與形式地址的內(nèi)容相加，即3000H。而題干提到，地址3000H中的內(nèi)容為4000H，所以變址尋址方式下訪問到的操作數(shù)是4000H。18.參考答案：B指令的平均時(shí)鐘周期數(shù)CPI(CyclesPerInstruction)=時(shí)鐘周期數(shù)/程序執(zhí)行的指令數(shù)。已知處理機(jī)的時(shí)鐘頻率f為15MHz，即每秒有15M個(gè)時(shí)鐘周期。處理速率為10MIPS，即每秒處理10M條指令。所以，此計(jì)算機(jī)的有效CPI=15M/10M=1.5。19.參考答案：D[解析]MAR位數(shù)與地址空間相關(guān)，地址空間為256MB，且按字節(jié)編址，則需要有256M的地址空間，這需要28位的地址才可以表示，故MAR的位數(shù)至少為28位。

一次存取單位為4B=32bit，則存儲器數(shù)據(jù)寄存器MDR的位數(shù)至少為32位。20.參考答案：B[解析]首先做補(bǔ)碼除法時(shí)，符號位是和數(shù)值位一起參加運(yùn)算的(故采用的肯定不是絕對值的補(bǔ)碼)，因此商符在形成商值的過程中自動(dòng)形成。21.參考答案：ADMA傳輸方式的優(yōu)點(diǎn)是實(shí)現(xiàn)高速I/O設(shè)備與主存儲器之間成批交換數(shù)據(jù)。22.參考答案：D[解析]首先確定ROM的個(gè)數(shù)，ROM區(qū)為4KB，選用2K×8位的ROM芯片，需要(4K×8)/(2K×8)=2片，采用字?jǐn)U展方式；60KB的RAM區(qū)，選用4K×4位的RAM芯片，需要(60K×S)/(4K×4)=30片，采用字和位同時(shí)擴(kuò)展方式。23.參考答案：A[解析]由于A15為地址線的低位，接入各芯片地址端的是地址線的低12位，即A4～A15，共有8個(gè)芯片(16KB/4K

4位=8，且位擴(kuò)展時(shí)每組兩片分為4組)組成16KB的存儲器，則由高2位地址線A2A3作為譯碼器的輸入。24.參考答案：(1)計(jì)數(shù)器定時(shí)查詢方式：任一設(shè)備都可通過BR線發(fā)出總線請求到請求信號的總線控制器。

開始計(jì)數(shù)：當(dāng)BS線為“0”時(shí)，計(jì)數(shù)器開始計(jì)數(shù)，并將計(jì)數(shù)值發(fā)向各設(shè)備。

判別：每個(gè)設(shè)備通過自己的判別電路，比較計(jì)數(shù)值與本設(shè)備的接口地址是否一致。

獲得使用權(quán)：當(dāng)計(jì)數(shù)值與請求的設(shè)備接口地址相一致時(shí)，該設(shè)備獲得總線使用權(quán)，并置位BS線，此時(shí)中止計(jì)數(shù)查詢。

優(yōu)點(diǎn)：因?yàn)橛?jì)數(shù)器的初值既可從0開始，也可從中止點(diǎn)開始，還可以由程序來設(shè)置，這就可以方便地改變優(yōu)先次序。

缺點(diǎn)：顯然這種靈活性是以增加控制線數(shù)，即以硬件為代價(jià)的，且屬于查詢方式。

(2)獨(dú)立請求方式：每一個(gè)設(shè)備或模塊有一對控制線：請求BRi和授權(quán)BGi。當(dāng)某個(gè)部件請求時(shí)，便發(fā)出BRi，總線控制器根據(jù)排隊(duì)電路的優(yōu)先次序決定首先響應(yīng)的請求BRi，并為它送授權(quán)信號BGi。

優(yōu)點(diǎn)：響應(yīng)時(shí)間快，不用對設(shè)備一一查詢。該方式對優(yōu)先次序的控制很靈活。它既可以固定，也可以由程序來改變，還可以用屏蔽的辦法禁止某個(gè)設(shè)備的請求。

缺點(diǎn)：增加了控制線數(shù)。在鏈?zhǔn)讲樵冎袃H用兩個(gè)線就可確定總線使用權(quán)屬于哪個(gè)設(shè)備；在計(jì)數(shù)器查詢中大致要用log2n根線，而獨(dú)立請求方式需采用2n根線。25.參考答案：C[解析]設(shè)C(x)為信息多項(xiàng)式，G(x)為生成多項(xiàng)式。

CRC碼的生成步驟如下：

1)將x的最高冪次為R的生成多項(xiàng)式G(x)轉(zhuǎn)換成對應(yīng)的R+1位二進(jìn)制數(shù)。

2)將信息碼左移R位，相當(dāng)與對應(yīng)的信息多項(xiàng)式C(x)×2R。

3)用生成多項(xiàng)式(二進(jìn)制數(shù))對信息碼做除，得到R位的余數(shù)。

4)將余數(shù)拼到信息碼左移后空出的位置，得到完整的CRC碼。

有效信息M(x)=11011100，可知n=8；

由G(x)=110011，由于G(x)為k+1位，可知k=5；

故將有效信息左移5位后再被G(x)模2除，即1101110000000。

所以M(x)×x5+R(x)=1101110000010即為CRC碼。

總的信息位為13位，有效信息位為8位，冗余位(檢測位)為5位。26.參考答案：D[解析]用2K×4位的芯片組成一個(gè)8K×8位存儲器，每行中所需芯片數(shù)為2，每列中所需芯片數(shù)為4，各行芯片的地址分配如下：

第一行(2個(gè)芯片并聯(lián))0000H～07FFH

第二行(2個(gè)芯片并聯(lián))0800H～0FFFH

第三行(2個(gè)芯片并聯(lián))1000H～17FFH

第四行(2個(gè)芯片并聯(lián))1800H～1FFFH

可知，地址081FH在第二行，且所在芯片的最小地址為0800H。27.參考答案：D[解析]在計(jì)算機(jī)系統(tǒng)中，微程序設(shè)計(jì)技術(shù)是利用軟件方法來設(shè)計(jì)硬件的一門技術(shù)。微程序控制的基本思想，就是仿照通常的解題程序的方法，把操作控制信號編成所謂的“微指令”，存放到一個(gè)只讀存儲器里。

為什么是只讀存儲器，很明顯，這些微指令需要在計(jì)算機(jī)斷電時(shí)仍然存在，這跟將BIOS程序存于主板上ROM是一個(gè)道理。

從這點(diǎn)出發(fā)，RAM、內(nèi)存條(由DRAM構(gòu)成)、Cache(SRAM)都可以直接排除，故本題選D。28.參考答案：B[解析]USB是一種連接外部設(shè)備的I/O總線標(biāo)準(zhǔn)，屬于設(shè)備總線，是設(shè)備和設(shè)備控制器之間的接口。而PCI、AGP、PCI-E作為計(jì)算機(jī)系統(tǒng)的局部總線標(biāo)準(zhǔn)，通常用來連接主存、網(wǎng)卡、視頻卡等。29.參考答案：D30.參考答案：A[解析]一般來講，易發(fā)生數(shù)據(jù)丟失的數(shù)據(jù)源，其訪存請求優(yōu)先級較高，故一般外設(shè)的訪存請求優(yōu)先級高于CPU。31.參考答案：C[解析]微程序控制存儲器用來存放微程序，是微程序控制器的核心部件，屬于CPU的一部分，而不屬于主存。32.參考答案：C[解析]若x≥0，原碼跟補(bǔ)碼一樣。

若x＜0，當(dāng)x=-1/2時(shí)，補(bǔ)碼和原碼都是1.1000000，故選C。33.參考答案：C[解析]對于定點(diǎn)小數(shù)而言，當(dāng)X≤-0.75，意味著-1≤X≤-0.75。

X=(-0.75)10=(-0.110)2，其補(bǔ)碼表示為1.010。

寫出相應(yīng)定點(diǎn)小數(shù)的補(bǔ)碼表示形式：

(1.000)2=(-1)10

(1.001)2=(-0.875)10

(1.010)2=(-0.75)10

發(fā)現(xiàn)規(guī)律：x1=0，且x2x3不全為1。34.參考答案：奇、偶校驗(yàn)碼的校驗(yàn)位取值(0或1)后，將使整個(gè)校驗(yàn)碼中“1”的個(gè)數(shù)分別為奇數(shù)或偶數(shù)，則

①奇校驗(yàn)碼：11001110，偶校驗(yàn)碼：11001111。

②奇校驗(yàn)碼：10001100，偶校驗(yàn)碼：10001101。

③奇校驗(yàn)碼：10101101，偶校驗(yàn)碼：10101100。35.參考答案：D[解析]結(jié)合題干及選項(xiàng)可知，short為16位。因C語言中的數(shù)據(jù)在內(nèi)存中為補(bǔ)碼表示形式，si對應(yīng)的補(bǔ)碼二進(jìn)制表示為：1000000000000001B，最前面的一位“1”為符號位，表示負(fù)數(shù)，即-32767。由signed型轉(zhuǎn)化為等長unsigned型數(shù)據(jù)時(shí)，符號位成為數(shù)據(jù)的一部分，也就是說，負(fù)數(shù)轉(zhuǎn)化為無符號數(shù)(即正數(shù))，其數(shù)值將發(fā)生變化。Usi對應(yīng)的補(bǔ)碼二進(jìn)制表示與si的表示相同，但表示正數(shù)，為32769。36.參考答案：C[解析]同一真值的補(bǔ)碼和移碼只有一個(gè)符號位是不同的，且唐朔飛編寫的教材中有真值、補(bǔ)碼、移碼的對照表。二者表示的范圍是一樣的，故A正確。

若機(jī)器字長k位，則[0]補(bǔ)=00…0，[0]移=2k+0=10…0，[0]補(bǔ)≠[0]移，故B正確。

一般移碼用于表示浮點(diǎn)數(shù)的階碼，故C錯(cuò)誤。

計(jì)算機(jī)一般存儲的是補(bǔ)碼和移碼。

原碼是有符號數(shù)的最簡單的編碼方式，便于輸入輸出，但很少用于存儲。

反碼一般是計(jì)算過程中的中間過程。

所以D的敘述也是正確的。37.參考答案：D[解析]即使主存只有一塊存儲芯片，也需要片選信號，因?yàn)椴⒉皇荂PU的每個(gè)工作周期都需要訪存，只有訪問時(shí)才需要將片選信號置為有效值。有的存儲芯片片選線數(shù)為1，也有的存儲芯片片選線數(shù)為2。38.參考答案：C[解析]獨(dú)立請求方式的判優(yōu)邏輯集中在總線控制部件中，可以通過程序來改變判優(yōu)邏輯，故其優(yōu)先級次序控制最為靈活。39.參考答案：(1)計(jì)算機(jī)采用層次結(jié)構(gòu)存儲器系統(tǒng)的目標(biāo)應(yīng)該是在合理的成本范圍內(nèi)，通過對各級存儲器大小的配置，達(dá)到可接受的性能，即：容量大、速度快、成本低。

(2)高速緩沖層使用的是高速緩沖存儲器，它的特點(diǎn)是高速、昂貴，一般用的是SRAM。主存使用的一般是DRAM。它的特點(diǎn)是相對快速，價(jià)格居中。

磁盤存儲器使用的是硬盤，它的速度沒有什么優(yōu)勢，但是可以在斷點(diǎn)后保存數(shù)據(jù)。

磁帶機(jī)的優(yōu)點(diǎn)是巨大的容量，但是順序訪問使它只能用來做數(shù)據(jù)的備份，或是保存海量的數(shù)據(jù)。

(3)層次結(jié)構(gòu)的原理主要包含以下3個(gè)重要特性：

①包含性。包含性用M1M2M3…Mn來描述，其中Mi表示某一級層次模塊。建立包含關(guān)系意味著所有信息項(xiàng)都是包含在最外層Mn中的。在處理過程中，Mn的子集被復(fù)制到M(n-1)。同樣，M(n-1)的內(nèi)容被復(fù)制到M(n-2)。

②一致性。它要求同一個(gè)信息項(xiàng)與后續(xù)存儲器層次上的副本是一致的。如果在高速緩沖中的一個(gè)字被修改過，那么在所有更高層上，該字的副本也必須立即或最后加以修改。

③局部性。CPU要存取指令或數(shù)據(jù)就必須對存儲器進(jìn)行訪問，這些存取在時(shí)間、空間和次序上往往都集中在一定范圍內(nèi)進(jìn)行。可以分別用3種特性來描述這種局部性：

時(shí)間局部性：最近的訪問項(xiàng)(指令或數(shù)據(jù))很可能在不久的將來再次被訪問；

空間局部性：表示一種趨勢，指一個(gè)進(jìn)程訪問的各項(xiàng)所在地址彼此很近；

順序局部性：在典型程序中，指令一般按程序順序來執(zhí)行。40.參考答案：B[解析]因128=27＜200＜28=256，故采用定長操作碼時(shí)，至少需8位。41.參考答案：C[解析]此題也可以根據(jù)元件的先進(jìn)程度的升序得出答案。42.參考答案：C[解析]設(shè)校驗(yàn)位的位數(shù)為k，數(shù)據(jù)位的位數(shù)為n，海明碼能糾正一位錯(cuò)應(yīng)滿足下述關(guān)系：2k≥n+k+1。n=8，當(dāng)k=4時(shí)，24(=16)＞8+4+1(=13)，符合要求，故校驗(yàn)位至少是4位。43.參考答案：C[解析]指令寄存器用來存放從存儲器中取出的指令。

當(dāng)指令從主存取出存于指令寄存器之后，在執(zhí)行指令的過程中，指令寄存器的內(nèi)容不允許發(fā)生變化，以保證實(shí)現(xiàn)指令的全部功能。44.參考答案：D[解析]如果采用偶校驗(yàn)碼，當(dāng)收到的數(shù)據(jù)位為偶數(shù)個(gè)1時(shí)，此時(shí)可能未出錯(cuò)，也可能出現(xiàn)偶數(shù)位錯(cuò)誤；同理，如果采用奇校驗(yàn)碼，當(dāng)收到的數(shù)據(jù)位為奇數(shù)個(gè)1時(shí)，此時(shí)可能未出錯(cuò)，也可能出現(xiàn)偶數(shù)位錯(cuò)誤，故選D。45.參考答案：D[解析]本題考查接口的基本概念。接口就是為了主機(jī)和外部設(shè)備之間傳送信息而設(shè)置的硬件電路，其基本功能就是在系統(tǒng)總線和外部設(shè)備之間傳輸各種控制信號，并且提供數(shù)據(jù)緩沖等作用。46.參考答案：B[解析]命中率H=4600/(4600+400)=0.92。

則平均訪問時(shí)間：TA=H×TA1+(1-H)×TA2=0.92×5ns+0.08×25ns=6.6ns。

命中率，N1為Cache的存取次數(shù)，N2為主存的存取次數(shù)。假設(shè)Cache訪問和主存訪問是同時(shí)啟動(dòng)的，則平均存取(讀/寫)時(shí)間為

TA=H×TA1+(1-H)×TA2

式中，TA1為Cache讀/寫時(shí)間；TA2為主存讀/寫時(shí)間。47.參考答案：B地址總線的位數(shù)與存儲單元個(gè)數(shù)有關(guān)，地址總線的位數(shù)越多，可訪問的存儲單元個(gè)數(shù)就越多。系統(tǒng)總線按傳送信息的不同可以細(xì)分為地址總線、數(shù)據(jù)總線和控制總線。

地址總線由單方向的多根信號線組成，用于CPU向主存、外設(shè)傳輸?shù)刂沸畔?；?shù)據(jù)總線由雙方向的多根信號線組成，CPU可以沿這些線從主存或外設(shè)讀入數(shù)據(jù)，也可以沿這些線向主存或外設(shè)送出數(shù)據(jù)；控制總線上傳輸?shù)氖强刂菩畔?，包括CPU送出的控制命令和主存(或外設(shè))返回CPU的反饋信號。地址總線寬度決定了CPU可以訪問的最大的物理地址空間，簡單地說就是CPU到底能夠使用多大容量的主存。例如，32位地址線可尋址的最大容量為232=4096MB(4GB)。48.參考答案：C[解析]補(bǔ)碼一位乘法中，最多需要n次移位，n+1次加法運(yùn)算。原碼乘法移位和加法運(yùn)算最多均為n次。49.參考答案：C[解析]程序控制類指令主要包括無條件轉(zhuǎn)移、有條件轉(zhuǎn)移、子程序調(diào)用和返回指令、循環(huán)指令等。中斷隱指令是由硬件實(shí)現(xiàn)的，并不是指令系統(tǒng)中存在的指令，更不可能是屬于程序控制類指令。50.參考答案：B[解析]可隨機(jī)訪問的存儲器，那么該存儲器的存儲介質(zhì)就一定是隨機(jī)存儲器，其中主存儲器肯定是由ROM和RAM構(gòu)成的，肯定是可隨機(jī)訪問的存儲器。還有一個(gè)就是由DRAM作為存儲介質(zhì)的固態(tài)硬盤，肯定也是可隨機(jī)訪問的存儲器。

固態(tài)硬盤，簡單來說就是用固態(tài)電子存儲芯片陣列而制成的硬盤。固態(tài)硬盤的存儲介質(zhì)分為兩種，一種是采用閃存(FLASH芯片)作為存儲介質(zhì)，另外一種是采用DRAM作為存儲介質(zhì)。51.參考答案：A[解析]集中式刷新指在一個(gè)刷新周期內(nèi)，利用一段固定的時(shí)間，依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。16K×1位的DRAM芯片內(nèi)部采用128×128存儲器陣列，按照行刷新，需要占用128個(gè)存儲周期。52.參考答案：B[解析]根據(jù)題目提供的信息，將int整數(shù)轉(zhuǎn)換為無符號整數(shù)，-2147483648對應(yīng)的機(jī)器數(shù)10000000000000000000000000000000，其轉(zhuǎn)換為無符號整數(shù)，對應(yīng)的值為231=2147483648。故-2147483648==2147483648U值為True，選B。53.參考答案：B[解析]數(shù)據(jù)總線(DB)用于傳送數(shù)據(jù)信息。該數(shù)據(jù)信息可以是真正的數(shù)據(jù)，也可以指令代碼或狀態(tài)信息，有時(shí)甚至是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。

地址總線(AB)是專門用來傳送地址的。

控制總線(CB)用來傳送控制信號和時(shí)序信號。54.參考答案：有不互鎖、半互鎖、全互鎖3種情況，作圖如下圖所示。

時(shí)序圖55.參考答案：A由于CPU內(nèi)部的操作速度較快．而CPU訪問一次主存所花的時(shí)間較長，因此機(jī)器周期通常用主存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定。56.參考答案：C[解析]指令字長為16位，2字節(jié)，故取指令后PC的內(nèi)容為(PC)+2=2002H；無條件轉(zhuǎn)移指令將下一條指令的地址送至PC，形式地址為40H，指令執(zhí)行后PC=2002H+0040H=2042H。57.參考答案：D[解析]主存儲器的主要性能指標(biāo)包括存儲容量、存取時(shí)間、存儲周期和存儲器帶寬。

存儲容量是指某計(jì)算機(jī)實(shí)際配置的容量，通常來說，它小于最大可配置容量(主存地址空間大小)。

存取時(shí)間是指執(zhí)行一次讀操作或?qū)懖僮鞯臅r(shí)間，分讀出時(shí)間和寫入時(shí)間兩種。

存儲周期是指存儲器進(jìn)行連續(xù)兩次獨(dú)立的讀或?qū)懖僮魉枰淖钚r(shí)間間隔，它通常大于存取時(shí)間。

存儲器帶寬是指單位時(shí)間內(nèi)從存儲器讀出或?qū)懭氪鎯ζ鞯淖畲笮畔⒘俊?8.參考答案：C[解析]當(dāng)執(zhí)行指令(包括轉(zhuǎn)移指令)時(shí)，CPU將自動(dòng)修改。PC的內(nèi)容，即每執(zhí)行一條指令PC增加一個(gè)量，這個(gè)量等于指令所含的字節(jié)數(shù)，以便使其保持的總是將要執(zhí)行的下一條指令的地址，故A正確。

在程序開始執(zhí)行前，必須將它的起始地址，即程序的第一條指令所在的內(nèi)存單元地址送入PC。當(dāng)執(zhí)行指令時(shí)，CPU將自動(dòng)修改PC內(nèi)容，使其保存的總是將要執(zhí)行的下一條指令的地址，故B正確。

當(dāng)執(zhí)行到轉(zhuǎn)移指令時(shí)，對于無條件轉(zhuǎn)移或調(diào)用、返回等指令，則PC的值直接修改為目標(biāo)指令地址；對于條件轉(zhuǎn)移(分支)指令，則必須根據(jù)前面指令或當(dāng)前指令執(zhí)行的結(jié)果標(biāo)志，確定是把轉(zhuǎn)移目標(biāo)地址還是把下一條指令地址送到PC。所以轉(zhuǎn)移指令時(shí)，PC的值并不總是直接修改為轉(zhuǎn)移目標(biāo)指令的地址，故C錯(cuò)誤。

程序計(jì)數(shù)器的位數(shù)取決于CPU能夠訪問的程序存儲空間的大小，一般情況下為主存儲器，所以程序計(jì)數(shù)器的位數(shù)與主存儲器地址的位數(shù)相等，而主存儲器地址取決于主存儲器的容量。也就是說，程序計(jì)數(shù)器(PC)的位數(shù)跟存儲器地址寄存器(MAR)的位數(shù)相等，所以D正確。59.參考答案：BROM是只讀存儲器，斷電后信息可長期保存，而RAM是隨機(jī)存取存儲器，斷電后信息會(huì)丟失，兩者都是主存儲器。60.參考答案：C[解析]超長指令字技術(shù)有點(diǎn)類似于超級標(biāo)量，是一條指令來實(shí)現(xiàn)多個(gè)操作的并行執(zhí)行，之所以放到一條指令是為了減少內(nèi)存訪問。通常一條指令多達(dá)上百位，有若干操作數(shù)，每條指令可以做不同的幾種運(yùn)算。

知識點(diǎn)回顧：

將一條指令分成若干個(gè)周期處理以達(dá)到多條指令重疊處理，從而提高CPU部件利用率的技術(shù)叫做標(biāo)量流水技術(shù)。超級標(biāo)量是指CPU內(nèi)一般能有多條流水線，這些流水線能夠并行處理。61.參考答案：B[解析]本題考查同步控制的基本概念。同步控制是由統(tǒng)一時(shí)序信號控制的方式。62.參考答案：D本題主要考查的是指令周期的定義。63.參考答案：B2400r/min=40r/s，數(shù)據(jù)傳輸率：Dr=rN，N=96KB，r=40r/s。Dr=rN=40×96=3840KB/s。64.參考答案：A[解析]在確定一條流水線的流水段個(gè)數(shù)時(shí)，是以最復(fù)雜指令執(zhí)行過程所需要的流水段個(gè)數(shù)為標(biāo)準(zhǔn)設(shè)計(jì)的。在確定每個(gè)流水段的寬度時(shí)，也以最復(fù)雜流水段所需要的寬度(等同于CPU時(shí)鐘周期)來設(shè)計(jì)。因此應(yīng)該選擇最長時(shí)間流水段所需要的寬度，即9