基于FPGA的DVB-C系統(tǒng)編碼器的設(shè)計(jì)

基于FPGA的DVB-C系統(tǒng)編碼器的設(shè)計(jì)【摘要】本文基于歐洲標(biāo)準(zhǔn)的數(shù)字電視通信系統(tǒng)，介紹了DVB-C系統(tǒng)硬件的實(shí)現(xiàn)方法，并介紹了DVB-C系統(tǒng)編碼器的構(gòu)造，給出了基于FPGA的DVB-C編碼器的實(shí)現(xiàn)方案，對(duì)其中的每個(gè)構(gòu)成模塊做了介紹。該設(shè)計(jì)方案符合DVB-C標(biāo)準(zhǔn)，并給出了整個(gè)編碼器的仿真結(jié)果。【關(guān)鍵詞】DVB-C；RS編碼；卷積交織；FPGADesignofDVB-Csystem’scoderBasedonFPGA【Abstract】ThispaperintroducestheDVB-CsystemhardwarerealizationmethodandtheDVB-CencoderbasedonthestandardDVBdigitalTVcommunicationsystem.ThestructureofthecoderisrealizedbasedonFPGA,includingtheRScodeandconvolutionandintroducestheintertwinedaregiven,andthesimulationresultofthetwomodulesaregiven.ThisdesignschemesmeetingDVB-Cstandard,andgivesthecoder’ssimulationresults.【KeyWords】DVB-C;RScode;ConvolutionalInterleaver;FPGA

1引言由于各種原因會(huì)使數(shù)字信號(hào)在傳輸?shù)臄?shù)據(jù)流出現(xiàn)誤碼，這樣會(huì)讓接收端的產(chǎn)生圖像不連續(xù)、跳躍等現(xiàn)象，因此信道編碼就顯得尤為重要。信道編碼可增加通信的可靠性，可以極大避免傳送碼流中誤碼的發(fā)生，并在在信道中加入糾錯(cuò)、交織等處理誤碼的技術(shù)。本文介紹了DVB-C系統(tǒng)中編碼器的實(shí)現(xiàn)，將其分為擾碼、RS編碼、卷積交織、QAM調(diào)制四個(gè)部分，并對(duì)其中的RS編碼和卷積交織做了重點(diǎn)介紹，給出了一種基于FPGA的實(shí)現(xiàn)方案。DVB-C系統(tǒng)的硬件實(shí)現(xiàn)圖1為DVB-C編碼系統(tǒng)的硬件實(shí)現(xiàn)圖圖1DVB-C編碼系統(tǒng)的硬件實(shí)現(xiàn)圖DVB-C編碼系統(tǒng)的硬件實(shí)現(xiàn)包括五個(gè)部分：1）PCI接口：本文中的PCI接口Altera公司CPLDMAXII系列中的EPM1270256C5實(shí)現(xiàn)PCI接口。MAXII的功耗和成本大幅降低，資源密度和性能卻顯著提升，非常適用于接口協(xié)議，又因?yàn)橹辉贓PM1270和EPM2210的I/OBank3中有PCI鉗位二極管，故此設(shè)計(jì)中選用EPM1270256C5[1]。2）DVB-C編碼器：本文中采用Altera公司的CycloneIII系列中的EP3C55F484C3）ADC：ADC模塊采用的是ADI公司的AD9777數(shù)模轉(zhuǎn)化器，它可以非常適合那些要求高調(diào)制精度（即64QAM以上）的應(yīng)用，它可以抑制模擬混頻操作固有的鏡像，從而可以減少濾波級(jí)的數(shù)量，降低實(shí)現(xiàn)3G和寬帶頻譜發(fā)射所需硬件的成本[2]。4）I/Q調(diào)制器、本振信號(hào)：本文中I/Q調(diào)制器采用的是ADL5385，它是一款硅單芯片正交調(diào)制器，設(shè)計(jì)用于50MHz至2200MHz頻率范圍。其出色的相位精度和幅度平衡可以為通信系統(tǒng)提供高性能中頻或直接射頻調(diào)制。ADL5385從兩路差分基帶輸入獲得信號(hào)，并將其調(diào)制到兩個(gè)彼此正交的載波上。兩個(gè)內(nèi)部載波均源自一路單端、外部本振輸入信號(hào)，其頻率為目標(biāo)載波輸出頻率的兩倍。經(jīng)過調(diào)制的兩路信號(hào)通過差分轉(zhuǎn)單端放大器相加，驅(qū)動(dòng)50Ω負(fù)載。本振信號(hào)的產(chǎn)生采用的是ADF4351，它的輸出頻率范圍為35MHz到4400MHz。5)濾波電路：本文中的濾波網(wǎng)絡(luò)采用的是低通濾波器，將濾波器的截止頻率分成了80、120、180、225、400、630、1200七個(gè)等級(jí)。（單位均為MHz）DVB-C系統(tǒng)編碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn)圖2為DVB-C系統(tǒng)編碼器的FPGA過程圖：圖2DVB-C系統(tǒng)編碼器過程DVB-C系統(tǒng)編碼器的過程分為四個(gè)部分：1）同步反轉(zhuǎn)數(shù)據(jù)擾碼：在DVB-C標(biāo)準(zhǔn)中，每188個(gè)字節(jié)組成一個(gè)MPEG-2數(shù)據(jù)幀，每個(gè)MPEG-2的第一個(gè)字節(jié)(47H)為同步字節(jié)，而每8個(gè)MPEG-2數(shù)據(jù)幀組成一個(gè)傳輸包，并且每一個(gè)傳輸包的第一個(gè)字節(jié)要取反輸出[3]。然后進(jìn)行擾碼處理，避免出現(xiàn)長(zhǎng)串的0或1。2）RS編碼：在每一幀的數(shù)據(jù)輸入完之后，要進(jìn)行RS編碼，編碼的目的是為了糾正突發(fā)錯(cuò)誤。編碼過后會(huì)產(chǎn)生16個(gè)校驗(yàn)位，每一幀的字節(jié)長(zhǎng)度變成204。3）卷積交織：卷積交織加入之后可以進(jìn)一步增強(qiáng)抵御突發(fā)差錯(cuò)的能力，卷積交織改變數(shù)據(jù)的傳輸順序從而提高抗突發(fā)誤碼的能力。4）QAM調(diào)制：QAM調(diào)制分為字節(jié)到字符的轉(zhuǎn)換、差分編碼、星座映射三個(gè)部分組成。字節(jié)到字符的轉(zhuǎn)換把字節(jié)轉(zhuǎn)化成調(diào)制需要的符號(hào)流，在轉(zhuǎn)換完成后，應(yīng)對(duì)符號(hào)的最高兩位進(jìn)行差分編碼，經(jīng)過星座映射完成I/Q正交。3.1同步反轉(zhuǎn)數(shù)據(jù)擾碼在信號(hào)初始化的過程中，數(shù)據(jù)要進(jìn)行同步翻轉(zhuǎn)，即每一個(gè)傳輸包的第一幀的同步字節(jié)應(yīng)該取反輸出，然后要對(duì)數(shù)據(jù)進(jìn)行擾碼(即能量擴(kuò)散)。在DVB-C系統(tǒng)中傳輸?shù)臄?shù)據(jù)流為了保證出現(xiàn)“0”與“1”的概率相等，即各為50%，我們必須對(duì)輸入的數(shù)據(jù)流進(jìn)行擾碼。擾碼是通過偽隨機(jī)二進(jìn)制序列發(fā)生器來完成的。DVB-C系統(tǒng)中實(shí)現(xiàn)擾碼的偽隨機(jī)序列的生成的多項(xiàng)式為:經(jīng)過擾碼處理后，輸出的數(shù)據(jù)流出現(xiàn)“0”與“1”的概率近似相等了，而且減小了對(duì)其它通信設(shè)備的干擾，有利于載波的恢復(fù)。3.2RS編碼3.2.1RS編碼原理RS碼即可以對(duì)隨機(jī)誤碼糾正，也可以對(duì)突發(fā)誤碼糾正，它廣泛應(yīng)用在數(shù)字電視傳輸系統(tǒng)中。RS碼是目前效率最高、應(yīng)用最廣的糾錯(cuò)編碼之一。經(jīng)過擾碼之后的數(shù)據(jù)流要進(jìn)行RS編碼，在DVB-C系統(tǒng)中，它采用RS（204,188，8）碼[2]，每一個(gè)數(shù)據(jù)幀要用16個(gè)校驗(yàn)符號(hào)，即188個(gè)符號(hào)產(chǎn)生16個(gè)校驗(yàn)符號(hào)，編碼后總數(shù)為204個(gè)符號(hào)。RS（204,188,8）是RS（255,235,8）的截短碼，它是在GF（28）域上得到的[4]。GF（28）域上的生成多項(xiàng)為碼字生成多項(xiàng)式為RS編碼的實(shí)現(xiàn)圖3為RS編碼器的頂層模塊實(shí)現(xiàn)框圖，DataIn[7..0]和DataOut[7..0]分別為RS編碼的輸入和輸出，cklin為時(shí)鐘信號(hào)，aclr為復(fù)位信號(hào)。FrameErr為監(jiān)視信號(hào)的同步。根據(jù)RS編碼原理,在送入第188個(gè)數(shù)據(jù)后就必須停止輸入,直到校驗(yàn)數(shù)據(jù)全部輸出為止。圖4為RS編碼的仿真，輸入為1—188的循環(huán)。輸出前188個(gè)字節(jié)為1—188，16個(gè)校驗(yàn)位195,231,90,194,142,112,85,171,63,242,251,154,1,82,33,222圖3為RS編碼器的頂層模塊圖4RS編碼的仿真3.3卷積交織3.3.1交織的中心思想是把連續(xù)出現(xiàn)的突發(fā)誤碼散成便于糾正的隨機(jī)誤碼，為正確譯碼創(chuàng)造條件。交織過程中只需要打亂碼元的順序排列，因此不會(huì)降低傳輸效率，經(jīng)過交織之后，系統(tǒng)的糾錯(cuò)能力得到進(jìn)一步的提高。在DVB-C系統(tǒng)中采用卷積交織方法[5]，卷積交織的基本原理如圖5:其中I表示交織深度。交織器由I=12個(gè)分支組成，每一個(gè)分支都有先進(jìn)先出（FIFO）(其中M=17)移位寄存器。經(jīng)過RS編碼的數(shù)據(jù)按照順序分別進(jìn)入I條分支延遲器，每一路分支延遲各不相同。第一路無延遲，接下來的每一路分支以延遲M=17個(gè)周期遞增，直到第12路的分支延遲為17*11。圖5卷積交織與解交織3.3.2為了實(shí)現(xiàn)延遲，最簡(jiǎn)單的方法就是給每條延遲通道分配一定長(zhǎng)度的FIFO移位寄存器，但是這種方法需要的FIFO移位寄存器的為1122個(gè)。本文采用雙端口RAM代替FIFO移位寄存器,采用RAM整塊循環(huán)移位法，這種方法可以節(jié)省大量的存儲(chǔ)單元，代價(jià)小，是一種理想的方法[6]。圖6為卷積交織的設(shè)計(jì)流程圖，其中Ci為第I道的計(jì)數(shù)值,Fi為通道的首地址,Li為通道的尾地址。RAM的讀寫規(guī)律為:第I通道讀地址為：Ci+Fi。相對(duì)應(yīng)的寫地址為：Li，當(dāng)Ci不為0時(shí)，Ci+Fi-1；當(dāng)Ci為0時(shí)為L(zhǎng)i。圖7卷積交織器的頂層模塊圖：其中clkin為系統(tǒng)時(shí)鐘信號(hào),aclr為復(fù)位信號(hào),DataIn[7..0]是數(shù)據(jù)輸入端,DataOut[7..0]是數(shù)據(jù)輸出端,RrAddr[10..0]為雙口RAM的數(shù)據(jù)讀地址，WrAddr[10..0]為雙口RAM的數(shù)據(jù)寫地址。圖8為卷積交織的仿真，輸入為0—255的循環(huán)。這是第二幀的輸出，第二幀的第一個(gè)字節(jié)輸出為204，第二個(gè)字節(jié)為前一幀的第二個(gè)字節(jié)即1。圖6卷積交織的設(shè)計(jì)流程圖圖7卷積交織的頂層模塊圖8卷積交織的仿真3.4QAM調(diào)制DVB-C系統(tǒng)采用了多電平正交幅度調(diào)制技術(shù)（MQAM），可以在2m-QAM（m=4,5,6,7,8）中選擇。為了調(diào)制的方便，在2m-QAM調(diào)制之前，要進(jìn)行字節(jié)到符號(hào)的映射。映射的符號(hào)高位取字節(jié)的高位，這個(gè)字節(jié)剩下的位和下個(gè)字節(jié)的高位組成下一個(gè)符號(hào)。圖9是64圖964-QAM時(shí)字節(jié)到m比特字符的轉(zhuǎn)換經(jīng)過字節(jié)到符號(hào)的轉(zhuǎn)化后，需要對(duì)符號(hào)進(jìn)行映射，同時(shí)為了獲得旋轉(zhuǎn)不變QAM星座圖，需要對(duì)每個(gè)m比特符號(hào)的最高位Ak與次高位Bk進(jìn)行差分編碼[7]：圖10是QAM調(diào)制的過程，QAM調(diào)制采用的是雷格碼在星座圖上的差分編碼映射，這樣能夠消除相位模糊的問題。圖10QAM調(diào)制過程4結(jié)論本文中采用Altera公司的EP3C55F484C6芯片設(shè)計(jì)了DVB-C系統(tǒng)的編碼器，這個(gè)芯片有55856個(gè)邏輯單元，整個(gè)編碼器用了1391個(gè)邏輯單元，占用率不到1%。通過實(shí)現(xiàn)了DVB-C系統(tǒng)編碼器的設(shè)計(jì)，所有模塊都在QuartusII10.0中通過了驗(yàn)證，所有模塊都用modelsim進(jìn)行了仿真，并且也給出了整個(gè)編碼器的仿真結(jié)果，仿真如圖11圖11仿真結(jié)果

參考文獻(xiàn)：[1]Altera，“MAXIIDeviceHandbook”chapter8：usingMAXIIDevicesinMulti-Voltagesystems.[2]ADI“16-Bit,160MSPS2x/4x/8xInterpolatingDualTxDAC+?D/AConverter”.[3]“FramingStructure，ChannelCodingandModulationforDigitalTelevisionTerrestrialBroadcastingSystem，[S].GB20600-2006.Aug，2006.[4]梁煒新,王群生.基于FPGA的通用RS編解碼器的VHDL設(shè)計(jì)方法[J].電視技術(shù)，2004，No.3:16-20.[5]梁小萍,肖高.卷積交織器和解交織器的VHDL設(shè)計(jì)FPGA實(shí)現(xiàn).制造與設(shè)計(jì)2004.2[6]Hanna,S.A.,ConvolutionalInterleavingforDigitalRadioCommunications.UniversalPersonalCommuni