第3章-內(nèi)部存儲器資料課件

第3章內(nèi)部存儲器1、存儲器概述2、SRAM存儲器3、DRAM存儲器4、只讀和閃速存儲器5、并行存儲器6、cache存儲器7/23/20231第1節(jié)存儲器概述存儲器的作用存儲CPU執(zhí)行的指令和數(shù)據(jù)；與輸入輸出設(shè)備直接交換數(shù)據(jù)；在多處理器系統(tǒng)中，存儲共享數(shù)據(jù)。存儲器的單位存儲元（存儲位）:一個二進制位；存儲單元：由若干個存儲元組成；（字長）每個存儲單元占用1個地址。（字地址或字節(jié)地址）存儲器：由許多存儲單元組成。7/23/20232存儲器的分類按存儲介質(zhì)分半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。磁表面存儲器：用磁性材料做成的存儲器。按存取方式分隨機存儲器：任何存儲單元的內(nèi)容都能被隨機存取，且存取時間和存儲單元的物理位置無關(guān)。順序存儲器：只能按某種順序來存取，存取時間和存儲單元的物理位置有關(guān)。按存儲器的內(nèi)容可變性分只讀存儲器(ROM)：存儲的內(nèi)容只能讀出而不能寫入的半導(dǎo)體存儲器。隨機讀寫存儲器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲器。按信息的易失性分非永久記憶的存儲器：斷電后信息即消失的存儲器。永久記憶性存儲器：斷電后仍能保存信息的存儲器。7/23/20233按在計算機中的作用分類：主存儲器、輔助存儲器、高速緩沖存儲器、控制存儲器、寄存器等。存儲器的分級結(jié)構(gòu)名稱簡稱用途特點高速緩沖存儲器

Cache高速存取指令和數(shù)據(jù)存取速度快，但存儲容量小主存儲器主存存放計算機運行期間的大量程序和數(shù)據(jù)存取速度較快，存儲容量中外存儲器外存存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫存儲容量大，位成本低7/23/20234主存的主要技術(shù)指標存儲容量：指存儲器所能容納的存儲元的總量。常用容量單位：Byte、KB、MB、GB、TB存取速度存取時間（訪問時間、讀寫時間）：指啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。存儲周期（讀寫周期）：指連續(xù)啟動兩次讀操作所需的最小時間。存儲器帶寬：單位時間里存儲器所存取的信息量，以位/秒或字節(jié)/秒為單位?？煽啃裕阂?guī)定時間內(nèi)存儲器無故障讀寫的概率。常用平均無故障時間MTBF來衡量7/23/20235半導(dǎo)體存儲器：常用MOS管構(gòu)造靜態(tài)MOS存儲器（SRAM）動態(tài)MOS存儲器（DRAM）特點：根據(jù)地址可以訪問任何存儲單元且時間相同；但屬易失性。1半導(dǎo)體靜態(tài)存儲器（SRAM）基本存儲元工作原理寫入：選擇信號為高（1）數(shù)據(jù)入為0，寫0數(shù)據(jù)入為1，寫1讀出：從數(shù)據(jù)出讀保持：選擇線為地（0）SRAM特點：采用雙穩(wěn)態(tài)觸發(fā)器來保存信息。集成度較低，功耗大、速度快。第2節(jié)SRAM存儲器存儲元電路7/23/202360I/O0X01I/O1X1n-1Xm-1nn+12n-1（m-1）nmn-1I/On-1數(shù)據(jù)輸入/輸出緩沖與控制電路地址譯碼電路MxN矩陣電路2SRAM存儲器的組成存儲器體：若干存儲單元陣列組成；地址譯碼器：將用二進制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，用來驅(qū)動相應(yīng)的讀寫電路，以便選擇所要訪問的存儲單元。讀/寫控制線A0A1Ak7/23/20237地址譯碼電路（續(xù)）單譯碼結(jié)構(gòu)（一維編址）譯碼線路復(fù)雜，干擾大；雙譯碼結(jié)構(gòu)（二維編址）譯碼線路簡單存儲器外部信號：三組信號線，即地址線：數(shù)量與存儲單元的容量有關(guān)。數(shù)據(jù)線：數(shù)量與存儲器的字長有關(guān)。控制線：主要由片選與讀／寫控制線組成片選信號：存儲器工作的總控制信號產(chǎn)生電路。1維地址譯碼器A0A1A9字線0字線1字線10231024條X地址譯碼器Y地址譯碼器A0A1A4A5A9字線0位線0字線31位線31I/OI/OCSWE7/23/20238例32Kx8位存儲器芯片結(jié)構(gòu)芯片內(nèi)構(gòu)造：由存儲陣列、譯碼電路和輸入/輸出緩沖和控制電路組成。外部引腳：地址線：15；數(shù)據(jù)線：8；片選：1；讀寫：1，讀使能：1。

7/23/202393存儲器的讀、寫周期讀周期讀出時間：從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時間。讀周期時間：指存儲片進行兩次連續(xù)讀操作時所必須間隔的時間，它總是大于或等于讀出時間。7/23/202310寫周期。寫周期時間：指存儲片進行兩次連續(xù)寫操作時所必須間隔的時間。一般與讀周期時間相當。7/23/202311例1選擇題（1）存儲器是計算機系統(tǒng)中的記憶設(shè)備，它主要用來。

A．存放數(shù)據(jù)B．存放程序

C．存放數(shù)據(jù)和程序D．存放微程序（2）存儲單元是指。

A.存放一個二進制信息位的存儲元B．存放一個機器字的所有存儲元集合

c.存放一個字節(jié)的所有存儲元集合D．存放兩個字節(jié)的所有存儲元集合（3）計算機的存儲器采用分級存儲體系的主要目的是。

A.便于讀寫數(shù)據(jù)B.減小機箱的體積

C.便于系統(tǒng)升級D.解決存儲容量、價格和存取速度之間的矛盾CBD7/23/202312（4）.某計算機字長16位，它的存儲容量64KB，若按字編址，那么它的尋址范圍是.A．64KB．32KC．64KBD．32KB（５）某SRAM芯片，其存儲容量為64KX16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為。A．64，16B．16，64C．64，8D．16，16DD7/23/202313例２、下圖是SRAM的寫入時序圖。其中R/W是讀/寫命令控制線，當R/W線為低電平時,存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出下圖寫入時序中的錯誤，并畫出正確的寫入時序圖。7/23/2023141基本存儲元工作原理：寫入：字控制線=1，

D=0，寫0D=1，寫1讀出：字控制線=1數(shù)據(jù)被破壞；必須刷新，即再生讀出。信息暫存：字控制線=0必須定時刷新。DRAM特點：利用記憶電容來保存信息；需要定時刷新；集成度高，功耗低。第3節(jié)DRAM存儲器字控制線7/23/2023152DRAM芯片的邏輯結(jié)構(gòu)內(nèi)部基本組成：存儲陣列、譯碼電路、輸入輸出控制電路、[刷新控制電路]。外部引腳：地址線、數(shù)據(jù)線、控制線。例：1MX4位DRAM結(jié)構(gòu)DRAM地址線的數(shù)量與芯片內(nèi)部矩陣結(jié)構(gòu)有關(guān)。7/23/2023163DRAM存儲器的讀/寫周期、刷新周期讀周期7/23/202317寫周期。7/23/202318DRAM刷新基本原理：動態(tài)管采用“再生讀出”方式按行進行刷新。最大刷新周期：2ms、8ms、16ms等。刷新方式：各芯片同時，片內(nèi)按行刷新周期：刷新一行所用時間，與讀寫周期相同刷新方式：（1）集中刷新：在最大刷新周期內(nèi)集中安排所有刷新周期。死區(qū)用在實時要求不高的場合R/W刷新R/W刷新8mstc7/23/202319（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新tc用在低速系統(tǒng)中8ms例.芯片有1024行，最大刷新周期8ms。各刷新周期分散安排在最大刷新周期內(nèi)。用在大多數(shù)計算機中1024行≈7.8微秒每隔7.8微秒提一次刷新請求，刷新一行；8毫秒內(nèi)刷新完所有行。R/W刷新R/W刷新R/WR/WR/W7.8微秒7.8微秒7.8微秒刷新請求（DMA請求）（3）異步刷新刷新請求（DMA請求）7/23/2023204存儲器容量擴充（1）存儲器（字長）位數(shù)擴展方法：基本方法：各芯片的地址線和控制線公用，數(shù)據(jù)線單獨分開。所需芯片數(shù)：d=設(shè)計要求的存儲器容量/已知芯片存儲容量例３：利用1Mx4位的SRAM芯片，設(shè)計一個存儲容量為1Mx8位SRAM存儲器。7/23/202321（2）字擴展法：進行字數(shù)的擴充?；痉椒ǎ盒酒刂泛蛿?shù)據(jù)線公用，公用，片選通過高位地址譯碼控制?；静襟E：計算所需芯片數(shù)：d=設(shè)計要求的存儲器容量已知芯片存儲容量計算出系統(tǒng)存儲容量所需地址數(shù)A1，及芯片的地址數(shù)A2。A1-A2得出高位地址數(shù)。將芯片按高低順序編號，分配高位地址數(shù)值。將高位地址譯碼后分別控制芯片的片選信號。7/23/202322例４：用16Kx8的SRAM芯片組成65536x8的存儲器。芯片個數(shù)：4，芯片地址14位高位地址：A15A1400控制SRAM1~11控制SRAM4片選邏輯確定：A0I/O0A13I/O7SRAM4CSWE2：4譯碼SRAM1SRAM2SRAM3SRAM4A15~A00000~3FFF4000~7FFF8000~BFFFC000~FFFFA15A140001011A0~A13I/O0~I/O7A0I/O0A13I/O7SRAM3CSWEA0I/O0A13I/O7SRAM2CSWEA0I/O0A13I/O7SRAM1CSWEA14A15Y07/23/202323字位擴展法：字向和位向都擴充。例５：用2114（1Kx4）的芯片及譯碼、門電路組成4Kx8的存儲器A11A10A9...A0WED7~D4D3~D0CSS12WEI/OCSS22WEI/OCSS32WEI/OCSS42WEI/O2：4譯碼CSS11WEI/OCSS21WEI/OCSS31WEI/OCSS41WEI/OS11S12S21S22S31S32S41S42A11A10A11~A000000~3FF01400~7FF10800~BFF11C00~FFFY07/23/2023245高性能DRAM結(jié)構(gòu)目的：增強基本DRAM的功能。（１）FPM-DRAM：快速頁模式動態(tài)存儲器。利用程序的局部性原理，1頁里連續(xù)的數(shù)據(jù)只改變列地址即可。7/23/202325（2）CDRAM：帶cache的動態(tài)存儲器在DRAM基礎(chǔ)上集成一個小SRAM，使得局部連續(xù)數(shù)據(jù)可從SRAM讀出（猝發(fā)式讀?。?，以提高速度。例1Mx4CDRAM芯片結(jié)構(gòu)7/23/202326（3）SDRAM：同步型動態(tài)存儲器在DRAM基礎(chǔ)上增加一個時鐘信號，使得對數(shù)據(jù)的讀取與系統(tǒng)時鐘同步。7/23/2023277/23/202328例6、主存的組成設(shè)某32機，主存容量為4Mx32，所用DRAM芯片為1Mx4，DRAM控制器用W4006AF（CPU與DRAM之間轉(zhuǎn)換控制器）。4個模塊，每個模塊4組，每組2個存儲器芯片。7/23/2023291只讀存儲器ROM存儲介質(zhì)：半導(dǎo)體特點：非易失性，正常工作態(tài)下只能讀，存儲元是單管。分類：掩模只讀存儲器：內(nèi)容出廠前已設(shè)定，芯片只能讀?？删幊讨蛔x存儲器一次編程只讀存儲器：芯片有二種工作狀態(tài)：寫（一次）、讀。多次編程只讀存儲器EPROM：芯片有三種工作狀態(tài)：寫（只寫0）、光擦除、讀。EEPROM：芯片有３種工作狀態(tài)：寫（只寫0）、電擦除、讀。有串、并兩種芯片結(jié)構(gòu)。第4節(jié)只讀存儲器和閃速存儲器7/23/2023302閃速存儲器flash存儲介質(zhì)：半導(dǎo)體特點：非易失性，保存數(shù)據(jù)更長久，功耗更低，數(shù)據(jù)傳輸率更高。芯片工作狀態(tài)：寫(只寫0)、電擦除、讀。片內(nèi)具有指令寄存器來進行電擦除和編程操作。7/23/202331例7、CPU的地址總線16根(A15-A0，A0為低位)，雙向數(shù)據(jù)總線8根(D7-D0)，控制總線中與主存有關(guān)的信號有

(允許訪存，低電平有效)，

(高電平為讀命令，低電平為寫命令)。主存地址空間分配如下：0—8191為系統(tǒng)程序區(qū)，由只讀存儲芯片組成；8192-32767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進制，按字節(jié)編址。現(xiàn)有如下存儲器芯片：EPROM：8K×8位(控制端僅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.請從上述芯片中選擇適當芯片設(shè)計該計算機主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及3∶8譯碼器74LS138)與CPU的連接，說明選哪些存儲器芯片，選多少片。解：確定地址空間及芯片類型選擇芯片：

EPROM8K1片

SRAM：8K3片

2K1片高位地址：A15A14A13A15A14A13A12A110000~1FFF2000~7FFFF800~FFFF7/23/2023320000H~1FFFH2000H~3FFFH4000H~5FFFH6000H~7FFFHF800H~FFFFHA15A14A13A12A11000xx001xx010xx011xx111118KX8（ROM）8KX88KX88Kx82KX8Y0Y1Y2Y3Y7MREQ7/23/202333例8．設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(低電平有效)，用作讀／寫控制信號(高電平為讀，低電平為寫)?，F(xiàn)有下列存儲芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38譯碼器和各種門電路。要求主存的地址空間滿足下述條件：最小8K地址為系統(tǒng)程序區(qū)，與其相鄰的16K地址為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序工作區(qū)。詳細畫出存儲芯片的片選邏輯并指出存儲芯片的種類及片數(shù)。8KROM1片16KSRAM2片36k空4KSRAM1片0000~1FFFF2000~5FFFFF000~FFFF7/23/2023348KX88KX88KX84KX8A15~A00000H~1FFFH2000H~3FFFH4000H~5FFFHF000H~FFFFHA15A14A13A12000X001X010X1111ROMRAMRAMRAM7/23/202335目的：提高系統(tǒng)存儲速度1雙端口存儲器特點：一個存儲器具有兩組相互獨立的讀寫控制線路（地址線、數(shù)據(jù)線和控制線）。邏輯結(jié)構(gòu)：IDT7133：2KX16SRAM第5節(jié)并行存儲器7/23/202336無沖突讀寫控制當兩個端口的地址不相同時，在兩個端口上可分開進行讀寫操作，且不會發(fā)生沖突。：讀寫控制信號，高時為讀，低時為寫，且高8位和低8位分開控制。：端口片選信號，低有效。：輸出控制信號（讀控制），低有效。有沖突讀寫控制當兩個端口同時存取存儲器同一存儲單元時，發(fā)生讀寫沖突，由判斷邏輯電路作選擇。：關(guān)閉端口信號，低電平有效，即讀寫操作對BUSY變?yōu)榈碗娖降亩丝诓黄鹱饔谩?/23/2023372多模塊交叉存儲器特點：存儲器由若干個模塊組成，對存儲器的尋址采用交叉方式操作。每個模塊地址線、數(shù)據(jù)線和控制線獨立，采用交叉編址方式，同時訪問m個存儲器。設(shè)存儲周期為T，總線傳送周期為t，（t<T）模塊數(shù)為m，則T<=mt交叉存取度:T/t。連續(xù)讀取m個字的時間：t1=T+(m-1)t地址寄存器M0M1M34體交叉原理圖地址寄存器地址寄存器地址寄存器M2塊內(nèi)地址(高)模塊號控制器00000004….00010005….00030007….數(shù)據(jù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址7/23/202338例9設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns。問順序存儲器和交叉存儲器的帶寬各是多少?【解】讀出m=4個字的信息總量是：q=64位×4=256位順序存儲器讀出4個字所需的時間是：

t2=mT=4×200ns=800ns;交叉存儲器讀出4個字所需的時間是

t1=T+(m-1)=200ns+3×50ns=350ns順序存儲器和交叉存儲器的帶寬分別是：

W2=q/t2=256÷(8×10-7)=32×107［位/s］;

W1=q/t1=256÷(3.5×10-7)=73×107［位/s］7/23/202339第6節(jié)Cache存儲器原理：基于程序和數(shù)據(jù)訪問的局部性目標：減少訪存次數(shù)，加快運行速度Cache與CPU及主存的關(guān)系7/23/202340組成：由存儲體、Cache-主存地址映射和Cache替換機構(gòu)組成。命中率：設(shè)一個程序執(zhí)行期間，Nc表示cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，則命中率

塊號高速緩存的基本結(jié)構(gòu)替換算法Cache標記塊內(nèi)地址標記Cache存儲直接數(shù)據(jù)去/來CPU來自CPU比較主存塊號塊內(nèi)地址Cache地址訪數(shù)據(jù)修改標記訪標記塊（多字）單字命中不命中Cache滿7/23/202341tc為命中的cache訪問時間，tm為未命中的主存訪問時間，對存儲系統(tǒng)的平均訪問時間：

ta=hxtc+(1-h)xtm效率為：設(shè)例10，CPU執(zhí)行一段程序，cache完成存取的次數(shù)為1900次，主存完成存取次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。7/23/2023421)、全相連映射方式設(shè):主存劃分2s個塊,每塊2w個字.Cache分為2r個行,每行大小同主存的塊。主存中每個塊可復(fù)制到任一行的Cache行中，塊號地址存于標記。檢索步驟優(yōu)點：cache的利用率高。缺點:比較多，速度慢。0塊1塊2s-1塊全相連映射Cache結(jié)構(gòu)0行1行2r-1行塊號行、塊內(nèi)字地址

s位w位比較器=≠主存Cache存儲器主存地址標記相連存儲器主存與cache地址映射方式標記標記標記7/23/2023432)、直接映射方式設(shè):主存與cache的劃分方式同全相連。主存中每個塊只能復(fù)制到某一固定行的Cache中，塊號高位地址存于標記。檢索步驟優(yōu)點：比較簡單，速度高。缺點:塊的沖突高，利用率低。0塊1塊2r-1塊2r塊2r+1塊2r+1-1塊2s-1塊直接映射Cache結(jié)構(gòu)標記0行標記1行標記2r-1行行號行、塊內(nèi)字地址S-r位r位w位比較器=≠主存Cache存儲器主存地址標記相連存儲器Tag7/23/202344例11：設(shè)主存容量1MB，高緩容量16KB，行的大小為512B，采用直接映射：

（1）寫出主存每部分地址位長；（2）CACHE地址格式；

（3）行標記的容量為多大；（4）畫出直接地址映像關(guān)系。行號行內(nèi)地址Tag（1）主存地址19~1413~98~0行號行內(nèi)地址（2）CACHE地址13980（3）行標記容量32行x6位=192bCACHE行主存塊00,32,64,……,201611,33,65,……,201722,34,66,……,2018……3030,62,94,……,20463131,63,95,……,2047（4）映像關(guān)系7/23/2023453)、組相聯(lián)映像將Cache與主存分組，設(shè)Cache中分成u(2d)個組，每組v(2v’)個行,即r=d+v’。主存中一個組的塊數(shù)與Cache