第二章干擾技術(shù)

第二章干擾技術(shù)第一頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2．1過(guò)程通道的組成過(guò)程通道：計(jì)算機(jī)與被控對(duì)象之間信號(hào)轉(zhuǎn)換和傳遞的裝置。通道類型有：模擬量輸入通道：采集設(shè)備的各種模擬信號(hào)，轉(zhuǎn)換成數(shù)字量，送給計(jì)算機(jī)。被調(diào)量：壓力、溫度、流量、液位等測(cè)量值：電壓或電流模擬量轉(zhuǎn)換成數(shù)字量的過(guò)程稱為模／數(shù)轉(zhuǎn)換，記為A／D轉(zhuǎn)換

模擬量輸入通道完成測(cè)量信號(hào)的采樣、A／D轉(zhuǎn)換、數(shù)據(jù)緩沖功能。

2．1概述

第二頁(yè)，共五十四頁(yè)，編輯于2023年，星期四模擬量輸出通道：將計(jì)算機(jī)控制運(yùn)算出來(lái)的量化數(shù)字信息,轉(zhuǎn)換成模擬信號(hào)，送給設(shè)備。執(zhí)行機(jī)構(gòu)：調(diào)節(jié)閥、變頻器數(shù)字量轉(zhuǎn)換成模擬量的過(guò)程稱為數(shù)／模轉(zhuǎn)換，記為D／A轉(zhuǎn)換。模出通道包括數(shù)據(jù)緩沖、D／A轉(zhuǎn)換、輸出保持和通道控制等第三頁(yè)，共五十四頁(yè)，編輯于2023年，星期四開(kāi)關(guān)量輸入通道：采集設(shè)備狀態(tài)等開(kāi)關(guān)量信號(hào)，送給計(jì)算機(jī)。 開(kāi)關(guān)量信號(hào)：開(kāi)關(guān)狀態(tài)、電平信號(hào)、脈沖量等數(shù)字信號(hào)

開(kāi)關(guān)量輸出通道：輸出開(kāi)關(guān)量信號(hào)給設(shè)備，如指示燈、繼電器，控制設(shè)備的運(yùn)行狀態(tài)。第四頁(yè)，共五十四頁(yè)，編輯于2023年，星期四圖2-1過(guò)程通道的一般組成框圖第五頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2.2模擬量輸出通道及接口(D/A轉(zhuǎn)換器)在計(jì)算機(jī)兩次輸出操作期間，模擬量輸出通道必須保持上一次的輸出。輸出保持的方式有數(shù)字保持和模擬保持兩種，決定了模擬量輸出通道的兩種基本結(jié)構(gòu)形式。

第六頁(yè)，共五十四頁(yè)，編輯于2023年，星期四1）一個(gè)通路設(shè)置一個(gè)D／A轉(zhuǎn)換器的形式（數(shù)字保持）圖2-4一個(gè)通路一個(gè)D／A轉(zhuǎn)換器特點(diǎn)：轉(zhuǎn)換速度快、工作可靠，輸出精度高，成本較高，適合于多路同步轉(zhuǎn)換的場(chǎng)合

2.2模擬量輸出通道及接口

第七頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2）多個(gè)通路共用一個(gè)D／A轉(zhuǎn)換器的形式（模擬保持）圖2-5共用D／A轉(zhuǎn)換器特點(diǎn)：分時(shí)工作，影響通道速度，成本低，多用于速度要求不高的場(chǎng)合2.2模擬量輸出通道及接口

第八頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

2.2.1D/A轉(zhuǎn)換器原理一、工作原理基準(zhǔn)電壓圖2-6并行D/A原理圖邏輯電路電子開(kāi)關(guān)電阻網(wǎng)絡(luò)數(shù)字量VoutB第九頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

電阻網(wǎng)絡(luò)：T型電阻解碼網(wǎng)絡(luò)、倒T型電阻解碼網(wǎng)絡(luò)、權(quán)電阻解碼網(wǎng)絡(luò)、變形權(quán)電阻解碼網(wǎng)絡(luò)

電阻解碼網(wǎng)絡(luò)D/A轉(zhuǎn)換原理：VOut∝B×VR

VOut是輸出電壓VR是參考電壓，B是數(shù)字量:

第十頁(yè)，共五十四頁(yè)，編輯于2023年，星期四1)T型解碼網(wǎng)絡(luò)+RRRR2R2R2R2R2R2RS7S6S5S4S0I7I7II6I6I5I5I4I0I1I0000001111Iout1Iout2VoutIfRf+-第十一頁(yè)，共五十四頁(yè)，編輯于2023年，星期四……

第十二頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

將經(jīng)運(yùn)算放大器就可以得到電壓輸出

若

則

輸出電壓正比與輸入的數(shù)字量，實(shí)現(xiàn)了D/A轉(zhuǎn)換

第十三頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2）倒T型解碼網(wǎng)絡(luò)第十四頁(yè)，共五十四頁(yè)，編輯于2023年，星期四3）權(quán)電阻解碼網(wǎng)絡(luò)VrefMSBLSBS7S6S5S1S0R7R6R5R1R0I7I6I5I1I0IsIi+-RIffAVoutB第十五頁(yè)，共五十四頁(yè)，編輯于2023年，星期四設(shè)：第十六頁(yè)，共五十四頁(yè)，編輯于2023年，星期四第十七頁(yè)，共五十四頁(yè)，編輯于2023年，星期四第十八頁(yè)，共五十四頁(yè)，編輯于2023年，星期四第十九頁(yè)，共五十四頁(yè)，編輯于2023年，星期四結(jié)論：第二十頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

2.2.2D/A轉(zhuǎn)換器的主要性能指標(biāo)常用的D/A轉(zhuǎn)換器有8位、10位、12位等。其結(jié)構(gòu)大同小異，通常都帶有2級(jí)緩沖器。主要技術(shù)指標(biāo)有分辨率、建立時(shí)間、線性誤差等。(1)分辨率分辨率表示最小信號(hào)的增量。分辨率值=E0/其中，E0是參考電壓，n是D/A轉(zhuǎn)換器的位數(shù)。含義：即數(shù)字量為1時(shí)，輸出的模擬電壓值。-->1LSB(LeastSignificantBit)也是數(shù)字量變化1時(shí)，所引起的輸出模擬量的變化。輸出的模擬量的精細(xì)程度。D/A轉(zhuǎn)換器的分辨率常用位數(shù)來(lái)表示，如8位、10位、12位、16位等。第二十一頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2.2模擬量輸出通道及接口

例：E0取5V,則8位D/A轉(zhuǎn)換器的分辨率=5/256=19.53mv,則12位D/A轉(zhuǎn)換器的分辨率=5/4096=1.22mv實(shí)際工程應(yīng)用中，會(huì)對(duì)分辨率提出要求。比如，某控制系統(tǒng)，要求輸出信號(hào)變化<=1mv，則必須選用14位及以上的D/A。(2)建立時(shí)間(穩(wěn)定時(shí)間）是指給定一個(gè)轉(zhuǎn)換的數(shù)字量，至得到一個(gè)穩(wěn)定的模擬量輸出值（終值誤差帶內(nèi)±1/2LSB）所用的時(shí)間。它反映了D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。一般為μs級(jí)。第二十二頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

(3)精度定義：D/A轉(zhuǎn)換器的實(shí)際輸出與理論輸出電壓的偏差。包括：線性度誤差、零點(diǎn)失調(diào)、增益誤差等。靜態(tài)精度：輸入為最大數(shù)字量時(shí)，理想與實(shí)際的偏差。蘭：理想曲線增益誤差線性度誤差零點(diǎn)失調(diào)黑：實(shí)際曲線

第二十三頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

線性度理想的D／A轉(zhuǎn)換器的輸入輸出特性應(yīng)是線性的。在滿刻度范圍內(nèi)，實(shí)際特性與理想特性的最大偏移稱為非線性度，用LSB的分?jǐn)?shù)或相對(duì)于滿刻度的百分比來(lái)表示，如土1／2LSB、土1／4LSB、土1%LSB等。

第二十四頁(yè)，共五十四頁(yè)，編輯于2023年，星期四精度的表示絕對(duì)轉(zhuǎn)換精度指在全量程范圍內(nèi)，D／A轉(zhuǎn)換器的實(shí)際輸出值與理論值之間的最大偏差。該偏差用最低有效位LSB的分?jǐn)?shù)來(lái)表示，如±1／2LSB或±1LSB。它是由D／A的增益誤差、參考電源誤差、電阻解碼電路的誤差等因素引起的。相對(duì)轉(zhuǎn)換精度是指在滿刻度已校準(zhǔn)的情況下，實(shí)際輸出值與理論值之差相對(duì)于滿刻度輸出的百分比第二十五頁(yè)，共五十四頁(yè)，編輯于2023年，星期四(4)溫度系數(shù)指輸入條件不變的情況下，溫度每變化1度，輸出模擬量變化的百分?jǐn)?shù)。第二十六頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

2.2.38位D/A芯片—DAC0832及接口技術(shù)一、DAC0832的技術(shù)指標(biāo)DAC0832是美國(guó)國(guó)家半導(dǎo)體公司（NSC）的產(chǎn)品，是8位的D/A轉(zhuǎn)換器，可直接與單片機(jī)相連。分辨率:8位轉(zhuǎn)換速度:1μs線性誤差：0.2%溫度系數(shù)：0.0002滿量程/oC可單緩沖、雙緩沖或直接數(shù)字輸入單一供電（+5V--+15V）低功耗（20mW）系列產(chǎn)品：DAC0832,DAC0830,DAC0831,可以完全互換使用。

第二十七頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

二.DAC0832的結(jié)構(gòu)及原理1.結(jié)構(gòu)特點(diǎn)：雙列直插20引腳，CMOS工藝（低功耗）主要組成部分：圖8-2一個(gè)8位輸入寄存器；一個(gè)8位DAC寄存器；R-2RT型電阻解碼網(wǎng)絡(luò)D／A轉(zhuǎn)換器兩級(jí)輸入寄存器可以分別控制，因而形成了不同的工作方式。使用靈活、方便。第二十八頁(yè)，共五十四頁(yè)，編輯于2023年，星期四圖8-2DAC0832的結(jié)構(gòu)及原理圖第二十九頁(yè)，共五十四頁(yè)，編輯于2023年，星期四DAC0832引腳主要功能–DI0~DI7：數(shù)據(jù)輸入線–控制信號(hào)：ILE--輸入鎖存允許，高電平有效；--片選信號(hào)，低電平有效；寫(xiě)選通；傳送控制信號(hào)–ILE、和同時(shí)有效時(shí)，輸入寄存器的輸出端Q跟隨輸入端D的電平變化而變化；當(dāng)端為低電平“0”時(shí)，原D端輸入數(shù)據(jù)被鎖存于Q端，D端電平的變化不影響Q端–當(dāng)

和同時(shí)有效時(shí)，DAC寄存器端為高電平“1”，此時(shí)將第一級(jí)８位輸入寄存器Q端的狀態(tài)輸入到第二級(jí)8位DAC寄存器中，以便進(jìn)行D/A轉(zhuǎn)換。第三十頁(yè)，共五十四頁(yè)，編輯于2023年，星期四DAC0832引腳主要功能–其他管腳功能：DAC電流輸出1：DAC電流輸出2，單極性輸出通常接地Rfb反饋電阻；Vcc基準(zhǔn)電壓，+5V～+15V常數(shù)第三十一頁(yè)，共五十四頁(yè)，編輯于2023年，星期四工作過(guò)程①CPU執(zhí)行輸出指令，輸出8位數(shù)據(jù)給DAC0832；②在CPU執(zhí)行輸出指令的同時(shí)，使ILE、、三個(gè)控制信號(hào)端都有效，8位數(shù)據(jù)輸入8位輸入寄存器中；③當(dāng)、兩個(gè)控制信號(hào)端都有效時(shí)，8位數(shù)據(jù)再次被輸入到8位DAC寄存器，這時(shí)8位D／A轉(zhuǎn)換器開(kāi)始工作，8位數(shù)據(jù)轉(zhuǎn)換為相對(duì)應(yīng)的模擬電流，從和輸出。第三十二頁(yè)，共五十四頁(yè)，編輯于2023年，星期四8位D/A轉(zhuǎn)換器接口方法單緩沖型接口：圖8-4三種方法，把D/A轉(zhuǎn)換器中的兩個(gè)寄存器中任一個(gè)接成常通狀態(tài)。其中，(a)DAC寄存器常通；(b)輸入寄存器常通；(c)兩個(gè)寄存器同時(shí)選通及鎖存。第三十三頁(yè)，共五十四頁(yè)，編輯于2023年，星期四單緩沖型接口第三十四頁(yè)，共五十四頁(yè)，編輯于2023年，星期四單緩沖型接口第三十五頁(yè)，共五十四頁(yè)，編輯于2023年，星期四單緩沖型接口第三十六頁(yè)，共五十四頁(yè)，編輯于2023年，星期四雙緩沖型接口：圖8-5主要應(yīng)用于多路D/A轉(zhuǎn)換同步系統(tǒng)中；通過(guò)二次輸出操作，第一次有效時(shí)，完成D0～D7數(shù)據(jù)鎖存到輸入寄存器；第二次有效時(shí)，將輸入寄存器內(nèi)容鎖存到DAC寄存器，并進(jìn)行D/A轉(zhuǎn)換。第三十七頁(yè)，共五十四頁(yè)，編輯于2023年，星期四雙緩沖型接口第三十八頁(yè)，共五十四頁(yè)，編輯于2023年，星期四直通型接口：圖8-6D0～D7可接微機(jī)系統(tǒng)獨(dú)立的并行輸出端口，一般不能接數(shù)據(jù)總線。很少使用。第三十九頁(yè)，共五十四頁(yè)，編輯于2023年，星期四直通型接口第四十頁(yè)，共五十四頁(yè)，編輯于2023年，星期四D/A轉(zhuǎn)換器的輸出方式1）單極性輸出：圖8-7DAC0832單極性輸出圖中，與DAC0832和連接，DAC0832上的ILE信號(hào)連接VCC使其總是有效，和由單片機(jī)的地址選通，圖中當(dāng)P2.7為0時(shí)，即選中DAC0832，所以，此時(shí)該DAC0832的地址可以為#7FFFH。一次轉(zhuǎn)換指令如下。MOVDPTR，#7FFFH；輸入0832口地址MOVA，#data；讀取數(shù)據(jù)MOVX@DPTR，A；執(zhí)行D／A轉(zhuǎn)換第四十一頁(yè)，共五十四頁(yè)，編輯于2023年，星期四單極性輸出接口第四十二頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

單極性輸出

輸出電壓的正負(fù)值視所加參考電壓極性而定，輸出范圍：0～+5V，0～-5V，0～+10V或0～-10V等單極性輸出D/A關(guān)系表：見(jiàn)單片機(jī)教材P257

第四十三頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2)雙極性輸出:圖8-8要求D/A轉(zhuǎn)換器輸出為雙極性。只需在圖8-7的基礎(chǔ)上增加一個(gè)運(yùn)算放大器。第四十四頁(yè)，共五十四頁(yè)，編輯于2023年，星期四

2.2模擬量輸出通道及接口

雙極性輸出原理Vout=-I2*2R=-(I1+I3)*2R=-[(Vref/2R)+(Vout1/R)]*2R=--(Vref+2Vout1)=Vref(D/2n-1-1)設(shè)Vref=+5V,則，當(dāng)D=0時(shí)，Vout=-5V;當(dāng)D=255時(shí)，Vout=+5V;即Vout在-Vref----+Vref之間變化。第四十五頁(yè)，共五十四頁(yè)，編輯于2023年，星期四雙路D/A同步控制系統(tǒng)設(shè)計(jì)：圖8-16U2和U3的第一級(jí)緩沖器選通由8031的P2.5，P2.6線選控制，其地址分別為DFFFH(1101,FFFH)和BFFFH(1011,FFFH)；第二級(jí)緩沖器共用一個(gè)選通信號(hào)P2.7，其地址為7FFFH。程序如下：MOVDPTR,#0DFFFH;選通U2輸入寄存器MOVA,#Data1;數(shù)字量送AMOVX@DPTR,A;數(shù)字量鎖入U(xiǎn)2輸入寄存器MOVDPTR,#0BFFFH;選通U3輸入寄存器MOVA,#Data2;數(shù)字量送A第四十六頁(yè)，共五十四頁(yè)，編輯于2023年，星期四MOVX@DPTR,A；數(shù)字量鎖入U(xiǎn)3輸入寄存器MOVDPTR,#7FFFH；選通U2、U3的DAC寄存器MOVX@DPTR,A;同步轉(zhuǎn)換第四十七頁(yè)，共五十四頁(yè)，編輯于2023年，星期四雙路D/A同步控制系統(tǒng)設(shè)計(jì)第四十八頁(yè)，共五十四頁(yè)，編輯于2023年，星期四結(jié)構(gòu)如圖8-9.

為雙輸入緩沖12位D/A轉(zhuǎn)換器．第一級(jí)緩沖器由高8位和低4位輸入寄存器構(gòu)成；第二級(jí)為12位DAC寄存器．與8位DAC0832的2點(diǎn)區(qū)別分辨率為12位，有12條數(shù)據(jù)輸入線（DI0~DI11），采用24腳雙立直插式封裝?？捎米止?jié)控制信號(hào)B1/B2控制數(shù)據(jù)的輸入該信號(hào)為高電平時(shí)，12位數(shù)據(jù)（DI0~DI11）同時(shí)存入第一級(jí)的兩個(gè)輸入寄存器；當(dāng)該信號(hào)為低電平時(shí)，只將低4位數(shù)據(jù)（DI0~DI3）存入低4位輸入寄存器。2.2.412位D/A芯片—DAC1210及接口技術(shù)第四十九頁(yè)，共五十四頁(yè)，編輯于2023年，星期四2.2.412位轉(zhuǎn)換器芯片DAC1210DAC1210原理框圖第五十頁(yè)，共五十四頁(yè)，編輯于2023年，星期四8031與DAC1210接口技術(shù)電路圖8-12.采用左對(duì)齊數(shù)據(jù)格式；12位數(shù)據(jù)高8位送DAC1210的D11～D4，低4位送D3～D0;8位輸入寄存器的地址為7FFFH;4位輸入寄存器與12位DAC寄存器地址相同，為7FFEH,送低4位數(shù)據(jù)時(shí)，同時(shí)打開(kāi)12位DAC寄存器，并送D/A轉(zhuǎn)換器先送高8位，再送低4位。順序不能顛倒。設(shè)高8位數(shù)據(jù)存放在DIGIT單元,