NMOS晶體管線性區(qū)漏源電流詳解_第1頁
NMOS晶體管線性區(qū)漏源電流詳解_第2頁
NMOS晶體管線性區(qū)漏源電流詳解_第3頁
NMOS晶體管線性區(qū)漏源電流詳解_第4頁
NMOS晶體管線性區(qū)漏源電流詳解_第5頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

第第頁NMOS晶體管線性區(qū)漏源電流詳解導讀

之前的文章對MOS（電容器）進行了簡單介紹，因此對MOS（晶體管）的理解已經打下了一定的基礎，本文將對深入介紹NMOS晶體管的結構及（工作原理），最后再從機理上對漏源（電流）的表達式進行推導說明。

在P型硅MOS（電容）器中增加兩個重摻雜的N型擴散區(qū)，就形成了（MOSFET），這兩個N型區(qū)分別為源區(qū)和漏區(qū)，且與柵的邊緣對準。源區(qū)和漏區(qū)分別和襯底形成PN結，如圖1所示，L是溝道長度，W是溝道寬度。

圖1（a）NMOS晶體管結構圖

（b）四端MOSFET電路符號

當柵源電壓小于（閾值電壓）VTH時，由于MOS電容器的特性，P型襯底與氧化物交界面只有耗盡區(qū)，沒有可參與導電的自由（電子），并且源漏之間存在背靠背的PN結，因此存在很小的漏電流。當極源電壓增大到閾值電壓VTH以上時，P型襯底與氧化物交界面形成N型反型層，使得源區(qū)和漏區(qū)相連，形成導電溝道，如圖2所示。

圖2NMOS晶體管導電溝道

穩(wěn)態(tài)下，iG和iB都為零，因此流入漏極的電流等于流出源極的電流，即iS=iD

為了推導出漏極電流的表過式，需要考慮導電溝道中電荷的傳輸過程，在溝道中任意位置，單位長度的電子電荷等于

C/cm

（1）

式中C’’ox為單位面積的氧化電容（F/cm2）；且該式只適用于Vox-VTH>0的場合，VTH是柵極的閾值電壓；Vox是氧化層上的電壓；

由于漏源電壓為VDS，且源極接地，故漏極電壓即為VDS，因此溝道中沿溝道方向存在電壓梯度，假設溝道與源區(qū)N型擴散區(qū)的交界點為坐標原點，則溝道與漏區(qū)N型擴散區(qū)的交界點為坐標L，如圖3所示，那么溝道中任意點x處的電壓為V(x)，且有V(0)=0V，V(L)=VDS，因此氧化層上的電壓也隨位置的變化而變化

（2）

因此在源端Vox=VGS，在漏端Vox=VGS-VDS。

圖3NMOS晶體管i-v特性電路模型

溝道中，任意位置的電子漂移電流等于單位長度的電荷與電子運動速度vn的乘積

（3）

而電子運動速度vn為

（4）

式中μn為電子遷移率，將式（1）、（2）、（4）可得

（5）

由于溝道中任意位置的電流均相等，且等于漏極電流iD

，則有

（6）

將dx項移至左邊，且對x在0

-L之間積分，可得

（7）

（8）

式（8）中，Kn’=μnC’’ox，且只與NMOS的生產工藝有關。該式即為NMOS晶體管工作在線性區(qū)時的漏源電流表達式。

需要注意的有：

1）式（8）只適用于Vox-VTH>0的場合，即VGS-VDS>VTH的場合；

2）Kn’并不為常數(shù)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論