關于MOS管開關時電壓電流波形問題

第第頁關于MOS管開關時電壓電流波形問題關于MOS管開關時電壓（電流）波形問題

如圖，為什么在Vce下降前ic就開始上升了呢？

這里就用（MOSFET）代替BJT了,所以ids=ic,Vds=Vce,Coss也就是Cds代表輸出（電容）。簡單來說就是當MOS管一開始導通時輸出電容Coss還保持Vds電壓,隨著Ids電流越來越大,Vds電壓終于保持不住,開始下降。直到管子完全開啟。比較詳細的開啟過程是由MillerPlateau造成的,這里借用了網(wǎng)上一些解釋MillerPlateau的圖。

階段1,VgsVth,管子開啟,Ids從0增加到iL被外部電流源電感鉗住,Coss(Cds)上電壓不能突變，保持Vds。

階段3,進入Millerplateau,Vgs>Vth,管子仍然保持開啟,Coss開始discharge,Vds電壓開始下降,于此同時Cgd開始被ig充電。Vg保持不變。

階段4,Vd下降到接近0點,ig繼續(xù)給ig充電Cgs和Cgd充電。

階段5,Vg到達gatedriver預定的電壓,管子開啟過程完成。

關斷過程和開啟過程類似,也會有Millrplateau效應。

我們可以看到,如果如果MOS管開啟時VDS上有原始電壓,那么MOS開啟過程中就會有Ids和Vds的重重,那么會帶來SwitchingLoss。

由于Coss上的能量在極短時間內(nèi)被釋放,電容上能量會損失掉(換算為Loss為0.5*Coss*Vds^2*fs),而且只要是非零電壓開啟(NonZeroVoltageSwitching),會給（PCB）和MOS的寄生電感與電容形成的諧振腔(resonanttank)引入比較大的dv/dt或者di/dt激勵,引起比較大的ringing,甚至超過管子的額定電壓,燒毀管子。

那么我們可以避免這種情況的發(fā)生嗎?答案是可以的,也就是很多人提到的ZeroVoltageSwitching,雖然會付出一定的代價。我們先看如何能實現(xiàn)軟開關開啟ZeroVoltageSwitchingTurnon。

實現(xiàn)ZVSturnon很簡單,只需要在我們開啟管子前,Vds上的電壓為零就好,這樣Ids和Vds就沒有重疊了,turnonswitchingloss為零,沒有highdi/dt,dv/dt問題,沒有ringing!那么如何實現(xiàn)ZVSturnon呢?

分兩種情況討論:1為PWMconver（te）r,2為resonantconverter(諧振變換器)。

一、對于PWMconverter,就拿最簡單的兩個管子的halfbridge(其實也就是buckconverter)做例子。

對于halfbridge實現(xiàn)ZVSturnon,我們希望當上管Q1開啟時電流是流進switchingnode(vsw)的，也就是圖中電感電流為負值，當下管Q2開啟時我們希望電流是流出switchingnode(vsw)的,也就是電感電流為正值。

為什么這樣就可以實現(xiàn)ZVSturnon了呢?我們就看上管Q1開啟過程。如果電感電流iL為負,這時候我們先關閉Q2,這時候Q1還未開啟,在這個de（ad）（ti）me中il會chargeQ2的Coss,使Vsw抬高到Vin,當然不能超過Vin,因為Q1的body（diode）會導通,鉗位住Vsw到Vin,這時候Q1的Vds就是Vin-Vsw=0,這時候我們開啟Q1就實現(xiàn)ZVS了。

同理對于Q2開啟時,如果電感電流為正,那么當首先關閉Q1管時,Vsw就會被電感電流拉低到0,因為iL>0,Q2的Coss會discharged到0,然后再開啟Q2,就可以達到ZVS了。

這里有一張其他Topology的PWMconverter的波形圖,也和buck（工作原理）類似,大概可以看看基本原理,也就是電感電流為負時,Q1可以實現(xiàn)ZVS,讓Vsw的ringing比較小。而當電感電流為正時，實現(xiàn)不了ZVS,Vsw的ringing就比較大了。

二、對于resonantconverter,其實道理類似,我們也希望在我們開啟管子前,Vds上的電壓為零。那么對于resonantconverter的halfbridge,我們希望看到的imp（eda）nce為inductive,也就是感性的,這樣switchingnode流出的電流I就會滯后于電壓V,現(xiàn)在ZVSturnon。

這是因為如果電流I是滯后與電壓V的,這樣在Q1開啟之前電流I為負值就會chargeQ2的Coss,同時dischargeQ1的Coss,讓V到Vin,這樣Q1就實現(xiàn)ZVSturnon了。Q2開啟之前,電流I為正，也會dischargeQ2的Coss,和chargeQ1的Coss,讓V到0,這樣Q2就實現(xiàn)ZVS了。

總結起來,要實現(xiàn)ZVSturnon,對于PWM,需要電感電流為負,而且需要足夠的deadtime;對于resonantconverter,需要impedance為inductive,而且也需要deadtime。

那么有人可能要問,對于PWMconverter到底電感電流為多負?deadtime至少為多少可以保證ZVS?對于resonantconverter，impedance到底為多少?deadtime為多少可以保證ZVS?

要回答這個定量問題,其實是不那么簡單的。對于PWMconverter,參考quasi-square-waveZVSbuckconverte（rs）,我們是可以畫出stateplane,然后根據(jù)stateplane圖的幾何關系定量分析出來的,但是非常繁瑣,常常是七八個三角函數(shù)等式求解。所以在設計上,就讓開關頻率小點,電感值小點,讓電感電流ripple足夠大,能達到負值就差不多了。

對于resonant

converter,倒是可以簡單地通過積分方法,算出i與的積分,讓這個it積分大于Coss上的charge就行。比如已知impedance,算出V與I的phaseshift,然后換算成時間td,然后在td上對電感電流進行積分,只要這個積分大于等于Coss*Vin就行了。

說了softswitching,ZVS這么多好處,談談softswitching的弊端。

對于PWMconverter可以看到為了實現(xiàn)ZVS,減小了電感值,讓電感電流ripple變大,最終達到負值,實現(xiàn)了ZVS，但是付出的代價就是inductorcurrent的RMS值變大,各個元器件的導通損耗(conductionloss)大,所以是犧牲了conductionloss換取switchingloss和小ringing。

而且如果輸出電流越大,我們需要實現(xiàn)ZVS的難度更大,需要進一步增大ripple,造成RMS電流進一步增大,很有可能得不償失,造成converter整體效率下降。

對于resonantconverter,在頻率很高的情況下,有時候需要讓impedance非常inductive,也就是I滯后于V非常厲害才能有足夠的chargeq來實現(xiàn)ZVS,這其實也是變相降低了有功功率的傳輸,因為V和I的phaselag比較大,造成了converter的circulatin