一種由被測(cè)電路自己施加測(cè)試矢量的BIST方法研究的開(kāi)題報(bào)告

一種由被測(cè)電路自己施加測(cè)試矢量的BIST方法研究的開(kāi)題報(bào)告題目：一種由被測(cè)電路自己施加測(cè)試矢量的BIST方法研究摘要：針對(duì)傳統(tǒng)的BIST方法需要從外部引入測(cè)試矢量的不足，本文提出了一種由被測(cè)電路自己施加測(cè)試矢量的BIST方法。該方法通過(guò)在被測(cè)電路中集成測(cè)試生成器，并利用其生成自適應(yīng)測(cè)試矢量進(jìn)行測(cè)試，從而實(shí)現(xiàn)了測(cè)試矢量的自我生成和施加。同時(shí)，該方法可以有效地減少測(cè)試開(kāi)銷和測(cè)試時(shí)間，并提高測(cè)試覆蓋率和故障檢測(cè)率。本研究將分析該方法的實(shí)現(xiàn)原理和關(guān)鍵技術(shù)，設(shè)計(jì)相應(yīng)的BIST系統(tǒng)，并進(jìn)行實(shí)驗(yàn)驗(yàn)證。關(guān)鍵詞：BIST；被測(cè)電路；測(cè)試矢量；自適應(yīng)測(cè)試；故障檢測(cè)率。一、研究背景與意義隨著集成電路設(shè)計(jì)的日趨復(fù)雜，測(cè)試成為保障芯片質(zhì)量的重要手段。傳統(tǒng)測(cè)試方法包括外部測(cè)試和內(nèi)部測(cè)試，其中外部測(cè)試需要引入外部測(cè)試設(shè)備，而內(nèi)部測(cè)試需要集成測(cè)試電路。外部測(cè)試的缺點(diǎn)是成本高，測(cè)試時(shí)間長(zhǎng)，測(cè)試矢量設(shè)計(jì)困難；內(nèi)部測(cè)試的缺點(diǎn)是設(shè)計(jì)難度大，測(cè)試開(kāi)銷大。這些問(wèn)題嚴(yán)重影響了芯片測(cè)試的效率和成本。因此，提出一種低成本、高效率的測(cè)試方法對(duì)于保障芯片質(zhì)量和提高芯片設(shè)計(jì)和生產(chǎn)效率具有重要的意義。二、研究?jī)?nèi)容本項(xiàng)目將研究一種由被測(cè)電路自己施加測(cè)試矢量的BIST方法。該方法通過(guò)在被測(cè)電路中集成測(cè)試生成器，并利用其生成自適應(yīng)測(cè)試矢量進(jìn)行測(cè)試，從而實(shí)現(xiàn)了測(cè)試矢量的自我生成和施加。同時(shí)，該方法可以有效地減少測(cè)試開(kāi)銷和測(cè)試時(shí)間，并提高測(cè)試覆蓋率和故障檢測(cè)率。主要研究?jī)?nèi)容如下：1.分析該方法的實(shí)現(xiàn)原理，設(shè)計(jì)相應(yīng)的BIST系統(tǒng)；2.實(shí)現(xiàn)BIST系統(tǒng)的自適應(yīng)測(cè)試矢量生成、測(cè)試矢量施加和故障檢測(cè)等關(guān)鍵技術(shù)；3.構(gòu)建實(shí)驗(yàn)平臺(tái)，驗(yàn)證該方法的有效性和可行性。三、研究方案和方法1.研究方案本研究將通過(guò)分析被測(cè)電路的特性和故障特征，設(shè)計(jì)一種自適應(yīng)測(cè)試矢量生成算法，并將該算法集成進(jìn)BIST系統(tǒng)中。該算法將基于遺傳算法，利用輸入的測(cè)試電路的結(jié)構(gòu)信息和故障模型信息，生成具有高測(cè)試覆蓋率和故障檢測(cè)率的測(cè)試矢量，通過(guò)BIST構(gòu)建的測(cè)試電路產(chǎn)生自適應(yīng)測(cè)試矢量。2.研究方法本研究將采用如下研究方法：（1）分析被測(cè)電路的故障特征和測(cè)試需求；（2）設(shè)計(jì)自適應(yīng)測(cè)試矢量生成算法，并開(kāi)發(fā)測(cè)試生成器；（3）設(shè)計(jì)和實(shí)現(xiàn)BIST系統(tǒng)，包括測(cè)試矢量注入模塊和故障檢測(cè)模塊；（4）對(duì)BIST系統(tǒng)進(jìn)行仿真和實(shí)驗(yàn)驗(yàn)證，評(píng)估該方法的有效性和可行性。四、預(yù)期成果本研究計(jì)劃實(shí)現(xiàn)一套由被測(cè)電路自己施加測(cè)試矢量的BIST方法，并通過(guò)仿真和實(shí)驗(yàn)驗(yàn)證證明該方法的有效性和可行性。具體預(yù)期成果如下：1.設(shè)計(jì)和實(shí)現(xiàn)自適應(yīng)測(cè)試矢量生成算法，并開(kāi)發(fā)測(cè)試生成器；2.設(shè)計(jì)和實(shí)現(xiàn)BIST系統(tǒng)，包括測(cè)試矢量注入模塊和故障檢測(cè)模塊；3.構(gòu)建實(shí)驗(yàn)平臺(tái)，應(yīng)用該BIST方法進(jìn)行實(shí)驗(yàn)驗(yàn)證；4.評(píng)估該BIST方法的測(cè)試效率和測(cè)試質(zhì)量。五、工作計(jì)劃本研究擬按照以下工作計(jì)劃進(jìn)行：1.研究和總結(jié)相關(guān)文獻(xiàn)資料，熟悉被測(cè)電路的結(jié)構(gòu)和故障特征（2周）；2.設(shè)計(jì)自適應(yīng)測(cè)試矢量生成算法，并開(kāi)發(fā)測(cè)試生成器（4周）；3.實(shí)現(xiàn)BIST系統(tǒng)的測(cè)試矢量注入模塊和故障檢測(cè)模塊（4周）；4.構(gòu)建實(shí)驗(yàn)平臺(tái)，進(jìn)行實(shí)驗(yàn)驗(yàn)證（4周）；5.評(píng)估該BIST方法的測(cè)試效率和測(cè)試質(zhì)量（2周）；6.編寫(xiě)畢業(yè)論文，并完成答辯（6周）。六、研究基地和預(yù)算1.研究基地:本項(xiàng)目將在學(xué)校計(jì)算機(jī)實(shí)驗(yàn)室進(jìn)行實(shí)驗(yàn)。2.預(yù)算:本研究所需的設(shè)備和材料主要包括計(jì)算機(jī)、測(cè)試設(shè)備和實(shí)驗(yàn)材料等，預(yù)計(jì)總經(jīng)費(fèi)約10萬(wàn)元。其中，設(shè)備費(fèi)用約為6萬(wàn)元，材料費(fèi)用約為4萬(wàn)元。七、參考文獻(xiàn)1.Xuan-DienDoan,HideoFujiwara.Built-InSelf-TestwithEmbeddedDeterministicTestPatternGenerator.Proceedingsofthe2008InternationalSymposiumonCircuitsandSystems,Seattle,USA,2008.2.PengYan,WeiWu,QiangXu,FangmingYe.ANovelFaultDetectionandDiagnosisMethodforEmbeddedAnalogCircuit.Proceedingsofthe27thInternationalConferenceonVLSIDesignand13thInternationalConferenceonEmbeddedSystems,Bangalore,India,2014.3.Roychowdhury,J.,Hershenson,M.,&Boyd,S.(2005).Efficientsystematictestingofmixed-signa