計(jì)算機(jī)科學(xué)與技術(shù)考試：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)真題模擬匯編（共131題）

計(jì)算機(jī)科學(xué)與技術(shù)考試：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)真題模擬匯編共131題（單選題131題，多選題0題）導(dǎo)語：2023年“計(jì)算機(jī)科學(xué)與技術(shù)考試：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)”考試備考正在進(jìn)行中，為了方便考生及時(shí)有效的備考，小編為大家精心整理了《計(jì)算機(jī)科學(xué)與技術(shù)考試：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)真題模擬匯編》，全套共131道試題（其中單選題131題，多選題0題），希望對(duì)大家備考有所幫助，請(qǐng)把握機(jī)會(huì)抓緊復(fù)習(xí)吧。預(yù)祝大家考試取得優(yōu)異成績(jī)！一、單選題（131題）1、微型計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，PROM是（）。（單選題）A.可讀/寫存儲(chǔ)器B.動(dòng)態(tài)隨機(jī)存儲(chǔ)器C.只讀存儲(chǔ)器D.可編程只讀存儲(chǔ)器試題答案：D2、程序P在機(jī)器M上的執(zhí)行時(shí)間是20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的70%，而CPI增加到原來的1.2倍，則P在M上的執(zhí)行時(shí)間是（）。（單選題）A.8.4秒B.11.7秒C.14秒D.16.8秒試題答案：D3、某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，總線時(shí)鐘頻率是66MHz，每個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，則總線的帶寬為（）。（單選題）A.528MB/sB.132MB/sC.264MS/sD.66MB/s試題答案：A4、馮·諾依曼型計(jì)算機(jī)的硬件系統(tǒng)的功能部件是（）。（單選題）A.運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備B.運(yùn)算器、存儲(chǔ)器、顯示器、輸入設(shè)備和輸出設(shè)備C.運(yùn)算器、控制器、存儲(chǔ)器、鍵盤和鼠標(biāo)D.運(yùn)算器、控制器、硬盤、輸入設(shè)備和輸出設(shè)備試題答案：A5、假定主存地址為32位，按字節(jié)編址，主存和Cache之間采用直接映射方式，主存塊大小為4個(gè)字，每字32位，采用回寫（WriteBack）方式，則能存放4K字?jǐn)?shù)據(jù)的Cache的總?cè)萘康奈粩?shù)至少是（）。（單選題）A.146KB.147KC.148KD.158K試題答案：C6、程序P在機(jī)器M上的執(zhí)行時(shí)間是20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)減少到原來的70%，而CPI增加到原來的1.2倍，則P在M上的執(zhí)行時(shí)間是（）。（單選題）A.8.4秒B.11.7秒C.14秒D.16.8秒試題答案：D7、一個(gè)完整的計(jì)算機(jī)系統(tǒng)就是指（）。（單選題）A.主機(jī)、鍵盤、鼠標(biāo)器和顯示器B.硬件系統(tǒng)和操作系統(tǒng)C.主機(jī)和它的外部設(shè)備D.軟件系統(tǒng)和硬件系統(tǒng)試題答案：D8、度量處理器CPU時(shí)鐘頻率的單位是（）。（單選題）A.MIPSB.MBC.MHzD.Mbps試題答案：C9、若某計(jì)算機(jī)最復(fù)雜指令的執(zhí)行需要完成5個(gè)子功能，分別由功能部件A～E實(shí)現(xiàn)，各功能部件所需要時(shí)間分別為80ps、50ps、50ps、70ps和50ps，采用流水線方式執(zhí)行指令，流水段寄存器延時(shí)為20ps，則CPU時(shí)鐘周期至少為（）。（單選題）A.60psB.70psC.80psD.100ps試題答案：D10、下列有關(guān)處理器時(shí)鐘脈沖信號(hào)的敘述中，錯(cuò)誤的是（）。（單選題）A.時(shí)鐘脈沖信號(hào)由機(jī)器脈沖源發(fā)出的脈沖信號(hào)經(jīng)整形和分頻后形成B.時(shí)鐘脈沖信號(hào)的寬度稱為時(shí)鐘周期，時(shí)鐘周期的倒數(shù)為機(jī)器主頻C.時(shí)鐘周期以相鄰狀態(tài)單元間組合邏輯電路的最大延遲為基準(zhǔn)確定D.處理器總是在每來一個(gè)時(shí)鐘脈沖信號(hào)時(shí)就開始執(zhí)行一條新的指令試題答案：D11、某指令格式如下所示。其中M為尋址方式，I為變址寄存器編號(hào)，D為形式地址。若采用先變址后間址的尋址方式，則操作數(shù)的有效地址是（）。（單選題）A.I＋DB.（I）＋DC.（（I）＋D）D.（（I））＋D試題答案：C12、下列選項(xiàng)中，用于提高RAID可靠性的措施有（）。Ⅰ．磁盤鏡像Ⅱ．條帶化Ⅲ．奇偶校驗(yàn)Ⅳ．增加Cache機(jī)制（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、ⅢC.僅Ⅰ、Ⅲ和ⅣD.僅Ⅱ、Ⅲ和Ⅳ試題答案：B13、下列有關(guān)處理器時(shí)鐘脈沖信號(hào)的敘述中，錯(cuò)誤的是（）。（單選題）A.時(shí)鐘脈沖信號(hào)由機(jī)器脈沖源發(fā)出的脈沖信號(hào)經(jīng)整形和分頻后形成B.時(shí)鐘脈沖信號(hào)的寬度稱為時(shí)鐘周期，時(shí)鐘周期的倒數(shù)為機(jī)器主頻C.時(shí)鐘周期以相鄰狀態(tài)單元間組合邏輯電路的最大延遲為基準(zhǔn)確定D.處理器總是在每來一個(gè)時(shí)鐘脈沖信號(hào)時(shí)就開始執(zhí)行一條新的指令試題答案：D14、采用指令Cache與數(shù)據(jù)Cache分離的主要目的是（）。（單選題）A.減低Cache的缺失損失B.提高Cache的命中率C.減低CPU平均訪問時(shí)間D.減少指令流水線資源沖突試題答案：D15、某CPU主頻為1.03GHz，采用4級(jí)指令流水線，每個(gè)流水段的執(zhí)行需要1個(gè)時(shí)鐘周期。假定CPU執(zhí)行了100條指令，在其執(zhí)行過程中沒有發(fā)生任何流水線阻塞，此時(shí)流水線的吞吐率為（）。（單選題）A.0.25×109條指令/秒B.0.97×109條指令/秒C.1.0×109條指令/秒D.1.03×109條指令/秒試題答案：C16、一個(gè)完整的計(jì)算機(jī)系統(tǒng)就是指（）。（單選題）A.主機(jī)、鍵盤、鼠標(biāo)器和顯示器B.硬件系統(tǒng)和操作系統(tǒng)C.主機(jī)和它的外部設(shè)備D.軟件系統(tǒng)和硬件系統(tǒng)試題答案：D17、度量處理器CPU時(shí)鐘頻率的單位是（）。（單選題）A.MIPSB.MBC.MHzD.Mbps試題答案：C18、某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第1字節(jié)為操作碼字段，第2字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是（）。（單選題）A.2006HB.2007HC.2008HD.2009H試題答案：C19、度量計(jì)算機(jī)運(yùn)算速度常用的單位是（）。（單選題）A.MIPSB.MHzC.MBD.Mbps試題答案：A20、假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是（）。（單選題）A.每個(gè)指令周期中CPU都至少訪問內(nèi)存一次B.每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C.空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變D.當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷試題答案：C21、下列度量單位中，用來度量計(jì)算機(jī)外部設(shè)備傳輸率的是（）。（單選題）A.MB/sB.MIPSC.GHzD.MB試題答案：A22、下列命中組合情況中，一次訪存過程中不可能發(fā)生的是（）。（單選題）A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中試題答案：D23、下列幾項(xiàng)中，不符合RISC指令系統(tǒng)特征的是（）。（單選題）A.控制器多采用微程序控制方式，以期更快的設(shè)計(jì)速度B.指令格式簡(jiǎn)單，指令數(shù)目少C.尋址方式少且簡(jiǎn)單D.所有指令的平均執(zhí)行時(shí)間約為一個(gè)時(shí)鐘周期試題答案：A24、Cache的中文譯名是（）。（單選題）A.緩沖器B.只讀存儲(chǔ)器C.高速緩沖存儲(chǔ)器D.可編程只讀存儲(chǔ)器試題答案：C25、某指令功能為R[r2]←R[r1]＋M[R[r0]]，其兩個(gè)源操作數(shù)分別采用寄存器、寄存器間接尋址方式。對(duì)于下列給定部件，該指令在取數(shù)及執(zhí)行過程中需要用到的是（）。Ⅰ．通用寄存器組（GPRs）Ⅱ．算術(shù)邏輯單元（ALU）Ⅲ．存儲(chǔ)器（Memory）Ⅳ．指令譯碼器（ID）（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、Ⅱ、ⅢC.僅Ⅱ、Ⅲ、ⅣD.僅Ⅰ、Ⅲ、Ⅳ試題答案：B26、馮·諾依曼計(jì)算機(jī)的特點(diǎn)是（）。Ⅰ．采用二進(jìn)制Ⅱ．存儲(chǔ)程序Ⅲ．控制流驅(qū)動(dòng)方式Ⅳ．?dāng)?shù)據(jù)流驅(qū)動(dòng)方式（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、Ⅱ、ⅢC.僅Ⅰ、Ⅱ、ⅣD.Ⅰ、Ⅱ、Ⅲ、Ⅳ試題答案：A27、世界上第一臺(tái)計(jì)算機(jī)是1946年在美國研制成功的，其英文縮寫名為（）。（單選題）A.EDSACB.ENIACC.EDVACD.UNIVAC試題答案：B28、Cache的中文譯名是（）。（單選題）A.緩沖器B.只讀存儲(chǔ)器C.高速緩沖存儲(chǔ)器D.可編程只讀存儲(chǔ)器試題答案：C29、假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是（）。（單選題）A.每個(gè)指令周期中CPU都至少訪問內(nèi)存一次B.每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C.空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變D.當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷試題答案：C30、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（）。（單選題）A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式試題答案：C31、下列命中組合情況中，一次訪存過程中不可能發(fā)生的是（）。（單選題）A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中試題答案：D32、計(jì)算機(jī)技術(shù)中，下列不是度量存儲(chǔ)器容量的單位是（）。（單選題）A.KBB.MBC.GHzD.GB試題答案：C33、下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是（）。Ⅰ．指令格式規(guī)整且長(zhǎng)度一致Ⅱ．指令和數(shù)據(jù)按邊界對(duì)齊存放Ⅲ．只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問（單選題）A.僅Ⅰ、ⅡB.僅Ⅱ、ⅢC.僅Ⅰ、ⅢD.Ⅰ、Ⅱ、Ⅲ試題答案：D34、某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是（）。（單選題）A.0B.1C.4D.6試題答案：C35、CPU中，除了內(nèi)部總線和必要的寄存器外，主要的兩大部件分別是運(yùn)算器和（）。（單選題）A.控制器B.存儲(chǔ)器C.CacheD.編輯器試題答案：A36、在計(jì)算機(jī)運(yùn)行時(shí)，把程序和數(shù)據(jù)存放在內(nèi)存中，這是1946年由誰領(lǐng)導(dǎo)的研究小組正式提出并論證的？（）。（單選題）A.圖靈B.布爾C.馮·諾依曼D.愛因斯坦試題答案：C37、某計(jì)算機(jī)有16個(gè)通用寄存器，采用32位定長(zhǎng)指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式，若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（）。（單選題）A.－32768～＋32767B.－32767～＋32768C.－65536～＋65535D.－65535～＋65536試題答案：A38、用GHz來衡量計(jì)算機(jī)的性能，它指的是計(jì)算機(jī)的（）。（單選題）A.CPU時(shí)鐘主頻B.存儲(chǔ)器容量C.字長(zhǎng)D.CPU運(yùn)算速度試題答案：A39、在無轉(zhuǎn)發(fā)機(jī)制的五段基本流水線（取指、譯碼/讀寄存器、運(yùn)算、訪存、寫回寄存器）中，下列指令序列存在數(shù)據(jù)冒險(xiǎn)的指令對(duì)是（）。I1：addR1，R2，R3；（R2）＋（R3）→R1I2：addR5，R2，R4；（R2）＋（R4）→R5I3：addR4，R5，R3；（R5）＋（R3）→R4I4：addR5，R2，R6；（R2）＋（R6）→R5（單選題）A.I1和I2B.I2和I3C.I2和I4D.I3和I4試題答案：B40、馮·諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是（）。（單選題）A.指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲(chǔ)單元試題答案：C41、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（）。（單選題）A.減少主機(jī)箱的體積B.解決容量、速度、價(jià)格三者之間的矛盾C.存儲(chǔ)大量數(shù)據(jù)方便D.操作方便試題答案：B42、某同步總線的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個(gè)地址或數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是（）。（單選題）A.20nsB.40nsC.50nsD.80ns試題答案：C43、下列有關(guān)RAM和ROM的敘述中，正確的是（）。Ⅰ．RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器Ⅱ．RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問Ⅲ．RAM和ROM都可用作CacheⅣ．RAM和ROM都需要進(jìn)行刷新（單選題）A.Ⅰ、ⅡB.Ⅱ、ⅢC.Ⅰ、Ⅱ、ⅣD.Ⅱ、Ⅲ、Ⅳ試題答案：A44、馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)中數(shù)據(jù)采用二進(jìn)制編碼表示，其主要原因是（）。Ⅰ．二進(jìn)制的運(yùn)算規(guī)則簡(jiǎn)單Ⅱ．制造兩個(gè)穩(wěn)態(tài)的物理器件較容易Ⅲ．便于用邏輯門電路實(shí)現(xiàn)算術(shù)運(yùn)算（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、ⅢC.僅Ⅱ、ⅢD.Ⅰ、Ⅱ和Ⅲ試題答案：D45、CPU主要性能指標(biāo)是（）。（單選題）A.字長(zhǎng)和時(shí)鐘主頻B.可靠性C.耗電量和效率D.發(fā)熱量和冷卻效率試題答案：A46、假設(shè)某計(jì)算機(jī)按字編址，Cache有4個(gè)行，Cache和主存之間交換的塊大小為1個(gè)字。若Cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法，當(dāng)訪問的主存地址依次為0，4，8，2，0，6，8，6，4，8時(shí)，命中Cache的次數(shù)是（）。（單選題）A.1B.2C.3D.4試題答案：C47、從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)間叫（）。（單選題）A.CPU周期B.微周期C.時(shí)鐘周期D.機(jī)器周期試題答案：B48、馮·諾依曼型計(jì)算機(jī)的硬件系統(tǒng)的功能部件是（）。（單選題）A.運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備B.運(yùn)算器、存儲(chǔ)器、顯示器、輸入設(shè)備和輸出設(shè)備C.運(yùn)算器、控制器、存儲(chǔ)器、鍵盤和鼠標(biāo)D.運(yùn)算器、控制器、硬盤、輸入設(shè)備和輸出設(shè)備試題答案：A49、假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（）。（單選題）A.5%B.9.5%C.50%D.95%試題答案：D50、假定編譯器將賦值語句“x＝x＋3；”轉(zhuǎn)換為指令“addxaddt，3”，其中xaddt是x對(duì)應(yīng)的存儲(chǔ)單元地址，若執(zhí)行該指令的計(jì)算機(jī)采用頁式虛擬存儲(chǔ)管理方式，并配有相應(yīng)的TLB，且Cache使用直寫（WriteThrough）方式，則完成該指令功能需要訪問主存的次數(shù)至少是（）。（單選題）A.0B.1C.2D.3試題答案：C51、偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（）。（單選題）A.間接尋址B.基址尋址C.相對(duì)尋址D.變址尋址試題答案：A52、馮·諾依曼（VonNeumann）在總結(jié)ENIAC的研制過程和制訂EDVAC計(jì)算機(jī)方案時(shí)，提出兩點(diǎn)改進(jìn)意見，它們是（）。（單選題）A.采用ASCII編碼集和指令系統(tǒng)B.引入CPU和內(nèi)存儲(chǔ)器的概念C.機(jī)器語言和十六進(jìn)制D.采用二進(jìn)制和存儲(chǔ)程序控制的概念試題答案：D53、下列選項(xiàng)中，用于提高RAID可靠性的措施有（）。Ⅰ．磁盤鏡像Ⅱ．條帶化Ⅲ．奇偶校驗(yàn)Ⅳ．增加Cache機(jī)制（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、ⅢC.僅Ⅰ、Ⅲ和ⅣD.僅Ⅱ、Ⅲ和Ⅳ試題答案：B54、假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是（）。（單選題）A.10MB//sB.20MB/sC.40MB/sD.80MB/s試題答案：B55、CPU的指令系統(tǒng)又稱為（）。（單選題）A.匯編語言B.機(jī)器語言C.程序設(shè)計(jì)語言D.符號(hào)語言試題答案：B56、下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是（）。Ⅰ．指令格式規(guī)整且長(zhǎng)度一致Ⅱ．指令和數(shù)據(jù)按邊界對(duì)齊存放Ⅲ．只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問（單選題）A.僅Ⅰ、ⅡB.僅Ⅱ、ⅢC.僅Ⅰ、ⅢD.Ⅰ、Ⅱ、Ⅲ試題答案：D57、馮·諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是（）。（單選題）A.指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲(chǔ)單元試題答案：C58、周期挪用方式常用于（）方式的輸入/輸出中。（單選題）A.DMAB.中斷C.程序傳送D.通道試題答案：A59、計(jì)算機(jī)指令由兩部分組成，它們是（）。（單選題）A.運(yùn)算符和運(yùn)算數(shù)B.操作數(shù)和結(jié)果C.操作碼和操作數(shù)D.數(shù)據(jù)和字符試題答案：C60、某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是（）。（單選題）A.0B.1C.4D.6試題答案：C61、一個(gè)具有四級(jí)流水線的浮點(diǎn)加法器中，假設(shè)四個(gè)階段的時(shí)間分別是T1＝60ns、T2＝50ns、T3＝90ns、T4＝80ns，則加法器流水線的時(shí)鐘周期至少為X；如果采用同樣的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為Y。那么X和Y是（）。（單選題）A.X＝70ns，Y＝280nsB.X＝50ns，Y＝90nsC.X＝90ns，Y＝280nsD.X＝50ns，Y＝280ns試題答案：C62、馮·諾依曼計(jì)算機(jī)的特點(diǎn)是（）。Ⅰ．采用二進(jìn)制Ⅱ．存儲(chǔ)程序Ⅲ．控制流驅(qū)動(dòng)方式Ⅳ．?dāng)?shù)據(jù)流驅(qū)動(dòng)方式（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、Ⅱ、ⅢC.僅Ⅰ、Ⅱ、ⅣD.Ⅰ、Ⅱ、Ⅲ、Ⅳ試題答案：A63、計(jì)算機(jī)技術(shù)中，下列不是度量存儲(chǔ)器容量的單位是（）。（單選題）A.KBB.MBC.GHzD.GB試題答案：C64、世界上第一臺(tái)計(jì)算機(jī)是1946年在美國研制成功的，其英文縮寫名為（）。（單選題）A.EDSACB.ENIACC.EDVACD.UNIVAC試題答案：B65、微機(jī)的銷售廣告中“P42.4G/256M/80G”中的2.4G是表示（）。（單選題）A.CPU的運(yùn)算速度為2.4GIPSB.CPU為Pentium4的2.4代C.CPU的時(shí)鐘主頻為2.4GHzD.CPU與內(nèi)存間的數(shù)據(jù)交換速率是2.4Gbit/s試題答案：C66、下列說法中不正確的是（）。（單選題）A.任何可以由軟件實(shí)現(xiàn)的操作也可以由硬件來實(shí)現(xiàn)B.固件就功能而言類似于軟件，而從形態(tài)來說又類似于硬件C.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，微程序?qū)儆谟布?jí)，其他四級(jí)都是軟件級(jí)D.直接面向高級(jí)語言的機(jī)器目前已經(jīng)實(shí)現(xiàn)試題答案：D67、下列幾項(xiàng)中，不符合RISC指令系統(tǒng)特征的是（）。（單選題）A.控制器多采用微程序控制方式，以期更快的設(shè)計(jì)速度B.指令格式簡(jiǎn)單，指令數(shù)目少C.尋址方式少且簡(jiǎn)單D.所有指令的平均執(zhí)行時(shí)間約為一個(gè)時(shí)鐘周期試題答案：A68、下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（）。（單選題）A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express試題答案：D69、假設(shè)某計(jì)算機(jī)按字編址，Cache有4個(gè)行，Cache和主存之間交換的塊大小為1個(gè)字。若Cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法，當(dāng)訪問的主存地址依次為0，4，8，2，0，6，8，6，4，8時(shí)，命中Cache的次數(shù)是（）。（單選題）A.1B.2C.3D.4試題答案：C70、從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)間叫（）。（單選題）A.CPU周期B.微周期C.時(shí)鐘周期D.機(jī)器周期試題答案：B71、下列各存儲(chǔ)器中，存取速度最快的一種是（）。（單選題）A.CacheB.動(dòng)態(tài)RAM（DRAM）C.CD-ROMD.硬盤試題答案：A72、若某計(jì)算機(jī)最復(fù)雜指令的執(zhí)行需要完成5個(gè)子功能，分別由功能部件A～E實(shí)現(xiàn)，各功能部件所需要時(shí)間分別為80ps、50ps、50ps、70ps和50ps，采用流水線方式執(zhí)行指令，流水段寄存器延時(shí)為20ps，則CPU時(shí)鐘周期至少為（）。（單選題）A.60psB.70psC.80psD.100ps試題答案：D73、在無轉(zhuǎn)發(fā)機(jī)制的五段基本流水線（取指、譯碼/讀寄存器、運(yùn)算、訪存、寫回寄存器）中，下列指令序列存在數(shù)據(jù)冒險(xiǎn)的指令對(duì)是（）。I1：addR1，R2，R3；（R2）＋（R3）→R1I2：addR5，R2，R4；（R2）＋（R4）→R5I3：addR4，R5，R3；（R5）＋（R3）→R4I4：addR5，R2，R6；（R2）＋（R6）→R5（單選題）A.I1和I2B.I2和I3C.I2和I4D.I3和I4試題答案：B74、微機(jī)的銷售廣告中“P42.4G/256M/80G”中的2.4G是表示（）。（單選題）A.CPU的運(yùn)算速度為2.4GIPSB.CPU為Pentium4的2.4代C.CPU的時(shí)鐘主頻為2.4GHzD.CPU與內(nèi)存間的數(shù)據(jù)交換速率是2.4Gbit/s試題答案：C75、指令系統(tǒng)采用不同尋址方式的目的是（）。（單選題）A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C.可直接訪問外存D.提供擴(kuò)展操作碼的可能并降低指令譯碼的難度試題答案：B76、下列關(guān)于馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)基本思想的敘述中，錯(cuò)誤的是（）。（單選題）A.程序的功能都通過中央處理器執(zhí)行指令實(shí)現(xiàn)B.指令和數(shù)據(jù)都用二進(jìn)制表示，形式上無差別C.指令按地址訪問，數(shù)據(jù)都在指令中直接給出D.程序執(zhí)行前，指令和數(shù)據(jù)需預(yù)先存放在存儲(chǔ)器中試題答案：C77、假定編譯器將賦值語句“x＝x＋3；”轉(zhuǎn)換為指令“addxaddt，3”，其中xaddt是x對(duì)應(yīng)的存儲(chǔ)單元地址，若執(zhí)行該指令的計(jì)算機(jī)采用頁式虛擬存儲(chǔ)管理方式，并配有相應(yīng)的TLB，且Cache使用直寫（WriteThrough）方式，則完成該指令功能需要訪問主存的次數(shù)至少是（）。（單選題）A.0B.1C.2D.3試題答案：C78、馮·諾依曼（VonNeumann）在總結(jié)ENIAC的研制過程和制訂EDVAC計(jì)算機(jī)方案時(shí)，提出兩點(diǎn)改進(jìn)意見，它們是（）。（單選題）A.采用ASCII編碼集和指令系統(tǒng)B.引入CPU和內(nèi)存儲(chǔ)器的概念C.機(jī)器語言和十六進(jìn)制D.采用二進(jìn)制和存儲(chǔ)程序控制的概念試題答案：D79、在計(jì)算機(jī)領(lǐng)域中通常用MIPS來描述（）（單選題）A.計(jì)算機(jī)的運(yùn)算速度B.計(jì)算機(jī)的可靠性C.計(jì)算機(jī)的可運(yùn)行性D.計(jì)算機(jī)的可擴(kuò)充性試題答案：A80、在計(jì)算機(jī)領(lǐng)域中通常用MIPS來描述（）（單選題）A.計(jì)算機(jī)的運(yùn)算速度B.計(jì)算機(jī)的可靠性C.計(jì)算機(jī)的可運(yùn)行性D.計(jì)算機(jī)的可擴(kuò)充性試題答案：A81、某計(jì)算機(jī)有16個(gè)通用寄存器，采用32位定長(zhǎng)指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式，若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（）。（單選題）A.－32768～＋32767B.－32767～＋32768C.－65536～＋65535D.－65535～＋65536試題答案：A82、下列度量單位中，用來度量計(jì)算機(jī)外部設(shè)備傳輸率的是（）。（單選題）A.MB/sB.MIPSC.GHzD.MB試題答案：A83、偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（）。（單選題）A.間接尋址B.基址尋址C.相對(duì)尋址D.變址尋址試題答案：A84、周期挪用方式常用于（）方式的輸入/輸出中。（單選題）A.DMAB.中斷C.程序傳送D.通道試題答案：A85、采用指令Cache與數(shù)據(jù)Cache分離的主要目的是（）。（單選題）A.減低Cache的缺失損失B.提高Cache的命中率C.減低CPU平均訪問時(shí)間D.減少指令流水線資源沖突試題答案：D86、某設(shè)備以中斷方式與CPU進(jìn)行數(shù)據(jù)交換，CPU主頻為1GHz，設(shè)備接口中的數(shù)據(jù)緩沖寄存器為32位，設(shè)備的數(shù)據(jù)傳輸率為50KB/s。若每次中斷開銷（包括中斷響應(yīng)和中斷處理）為1000個(gè)時(shí)鐘周期，則CPU用于該設(shè)備輸入/輸出的時(shí)間占整個(gè)CPU時(shí)間的百分比最多是（）。（單選題）A.1.25%B.2.5%C.5%D.12.5%試題答案：A87、CPU的指令系統(tǒng)又稱為（）。（單選題）A.匯編語言B.機(jī)器語言C.程序設(shè)計(jì)語言D.符號(hào)語言試題答案：B88、某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第1字節(jié)為操作碼字段，第2字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是（）。（單選題）A.2006HB.2007HC.2008HD.2009H試題答案：C89、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是（）。（單選題）A.MIPSB.CPIC.IPCD.MFLOPS試題答案：D90、下列說法中不正確的是（）。（單選題）A.任何可以由軟件實(shí)現(xiàn)的操作也可以由硬件來實(shí)現(xiàn)B.固件就功能而言類似于軟件，而從形態(tài)來說又類似于硬件C.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，微程序?qū)儆谟布?jí)，其他四級(jí)都是軟件級(jí)D.直接面向高級(jí)語言的機(jī)器目前已經(jīng)實(shí)現(xiàn)試題答案：D91、某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比例及CPI如下表所示。該機(jī)的MIPS數(shù)是（）。（單選題）A.100B.200C.400D.600試題答案：C92、一個(gè)八路組相聯(lián)Cache共有64塊，主存共有8192塊，每塊64個(gè)字節(jié)，那么主存地址的標(biāo)記x，組號(hào)y和塊內(nèi)地址z分別是（）。（單選題）A.x＝4，y＝3，z＝6B.x＝1，y＝6，z＝6C.x＝10，y＝3，z＝6D.x＝7，y＝6，z＝6試題答案：C93、馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)中數(shù)據(jù)采用二進(jìn)制編碼表示，其主要原因是（）。Ⅰ．二進(jìn)制的運(yùn)算規(guī)則簡(jiǎn)單Ⅱ．制造兩個(gè)穩(wěn)態(tài)的物理器件較容易Ⅲ．便于用邏輯門電路實(shí)現(xiàn)算術(shù)運(yùn)算（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、ⅢC.僅Ⅱ、ⅢD.Ⅰ、Ⅱ和Ⅲ試題答案：D94、下列度量單位中，用來度量計(jì)算機(jī)網(wǎng)絡(luò)數(shù)據(jù)傳輸速率（比特率）的是（）。（單選題）A.MB/sB.MIPSC.GHzD.Mbps試題答案：D95、CPU中，除了內(nèi)部總線和必要的寄存器外，主要的兩大部件分別是運(yùn)算器和（）。（單選題）A.控制器B.存儲(chǔ)器C.CacheD.編輯器試題答案：A96、某指令格式如下所示。其中M為尋址方式，I為變址寄存器編號(hào)，D為形式地址。若采用先變址后間址的尋址方式，則操作數(shù)的有效地址是（）。（單選題）A.I＋DB.（I）＋DC.（（I）＋D）D.（（I））＋D試題答案：C97、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（）。（單選題）A.減少主機(jī)箱的體積B.解決容量、速度、價(jià)格三者之間的矛盾C.存儲(chǔ)大量數(shù)據(jù)方便D.操作方便試題答案：B98、下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，錯(cuò)誤的是（）。（單選題）A.包含生成控制信號(hào)的控制部件B.包含算術(shù)邏輯運(yùn)算部件（ALU）C.包含通用寄存器組合取指部件D.由組合邏輯電路和時(shí)序邏輯電路組合而成試題答案：A99、假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是（）。（單選題）A.10MB//sB.20MB/sC.40MB/sD.80MB/s試題答案：B100、某指令功能為R[r2]←R[r1]＋M[R[r0]]，其兩個(gè)源操作數(shù)分別采用寄存器、寄存器間接尋址方式。對(duì)于下列給定部件，該指令在取數(shù)及執(zhí)行過程中需要用到的是（）。Ⅰ．通用寄存器組（GPRs）Ⅱ．算術(shù)邏輯單元（ALU）Ⅲ．存儲(chǔ)器（Memory）Ⅳ．指令譯碼器（ID）（單選題）A.僅Ⅰ、ⅡB.僅Ⅰ、Ⅱ、ⅢC.僅Ⅱ、Ⅲ、ⅣD.僅Ⅰ、Ⅲ、Ⅳ試題答案：B101、在現(xiàn)代的CPU芯片中又集成了高速緩沖存儲(chǔ)器（Cache），其作用是（）。（單選題）A.擴(kuò)大內(nèi)存儲(chǔ)器的容量B.解決CPU與RAM之間的速度不匹配問題C.解決CPU與打印機(jī)的速度不匹配問題D.保存當(dāng)前的狀態(tài)信息試題答案：B102、下列關(guān)于RISC的敘述中，錯(cuò)誤的是（）。（單選題）A.RISC普遍采用微程序控制器B.RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成C.RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多D.RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少試題答案：A103、某同步總線的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個(gè)地址或數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是（）。（單選題）A.20nsB.40nsC.50nsD.80ns試題答案：C104、下列關(guān)于RISC的敘述中，錯(cuò)誤的是（）。（單選題）A.RISC普遍采用微程序控制器B.RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成C.RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多D.RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少試題答案：A105、下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，錯(cuò)誤的是（）。（單選題）A.包含生成控制信號(hào)的控制部件B.包含算術(shù)邏輯運(yùn)算部件（ALU）C.包含通用寄存器組合取指部件D.由組合邏輯電路和時(shí)序邏輯電路組合而成試題答案：A106、某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，總線時(shí)鐘頻率是66MHz，每個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，則總線的帶寬為（）。（單選題）A.528MB/sB.132MB/sC.264MS/sD.66MB/s試題答案：A107、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（）。（單選題）A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式試題答案：C108、指令系統(tǒng)采用不同尋址方式的目的是（）。（單選題）A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C.可直接訪問外存D.提供擴(kuò)展操作碼的可能并降低指令譯碼的難度試題答案：B109、用GHz來衡量計(jì)算機(jī)的性能，它指的是計(jì)算機(jī)的（）。（單選題）A.CPU時(shí)鐘主頻B.存儲(chǔ)器容量C.字長(zhǎng)D.CPU運(yùn)算速度試題答案：A110、下列關(guān)于馮·諾依曼結(jié)構(gòu)計(jì)算機(jī)基本思想的敘述中，錯(cuò)誤的是（）。（單選題）A.程序的功能都通過中央處理器執(zhí)行指令實(shí)現(xiàn)B.指令和數(shù)據(jù)都用二進(jìn)制表示，形式上無差別C.指令按地址訪問，數(shù)據(jù)都在指令中直接給出D.程序執(zhí)行前，指令和數(shù)據(jù)需預(yù)先存放在存儲(chǔ)器中試題答案：C111、CPU主要性能指標(biāo)是（）。（單選題）A.字長(zhǎng)和時(shí)鐘主頻B.可靠性C.耗電量和效率D.發(fā)熱量和冷卻效率試題答案：A112、下列選項(xiàng)中，不會(huì)引起指令流水線阻塞的是（）。（單選題）A.數(shù)據(jù)旁路（轉(zhuǎn)發(fā)）B.數(shù)據(jù)相關(guān)C.條件轉(zhuǎn)移D.資源沖突試題答案：A113、下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（）。（單選題）A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express試題答案：D114、下列各存儲(chǔ)器中，存取速度最快的一種是（）。（單選題）A.CacheB.動(dòng)態(tài)RAM（DRAM）C.CD-ROMD.硬盤試題答案：A115、下列選項(xiàng)中，不會(huì)引起指令流水線阻塞的是（）。（單選題）A.數(shù)據(jù)旁路（轉(zhuǎn)發(fā)）B.數(shù)據(jù)相關(guān)C.條件轉(zhuǎn)移D.資源沖突試題答案：A116、某同步總線采用數(shù)據(jù)線和地址線復(fù)用方式。其中地址數(shù)據(jù)線有8根，總線時(shí)鐘頻率為66MHZ，每個(gè)時(shí)鐘同期傳送兩次數(shù)據(jù)（上升沿和下降沿各傳送一次數(shù)據(jù)），該總線的最大數(shù)據(jù)傳輸率（總線帶寬）是：（）。（單選題）A.132MB/SB.264MB/SC.528MB/SD.1056MB/S試題答案：C117、在現(xiàn)代的CPU芯片中又集成了高速緩沖存儲(chǔ)器（Cache），其作用是（）。（單選題）A.擴(kuò)大內(nèi)存儲(chǔ)器的容量B.解決CPU與RAM之間的速度不匹配問題C.解決CPU與打印機(jī)的速度不匹配問題D.保存當(dāng)前的狀態(tài)信息試題答案：B118、微型計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，PROM是（）。（單選題）A.可讀/寫存儲(chǔ)器B.動(dòng)態(tài)隨機(jī)存儲(chǔ)器C.只讀存儲(chǔ)器D.可編程只讀存儲(chǔ)器試題答案：D119、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作