過程通道數(shù)據(jù)采集

過程通道數(shù)據(jù)采集第一頁，共二十三頁，編輯于2023年，星期二內(nèi)容提要概述模擬量輸入通道D/A與A/D轉(zhuǎn)換技術數(shù)據(jù)采集系統(tǒng)模擬量輸出通道過程通道的抗干擾措施小結(jié)第二頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施干擾的來源◆從系統(tǒng)電源或電源引線（包括地線）侵入的干擾◆從系統(tǒng)的信號輸入輸出傳輸通道引入的干擾◆空間電磁干擾◆靜電噪聲◆其它環(huán)境因素引起的干擾參見：pp.103,4-12第三頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（2）干擾的分類◆不論什么樣的干擾源，對計算機的干擾總是通過傳導和直接輻射兩種途徑進入計算機控制系統(tǒng)的，其耦合的方式有靜電耦合、互感耦合、共阻抗耦合、電磁場輻射耦合等◆按干擾的作用方式不同，可以分為常態(tài)和共態(tài)干擾兩種第四頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（3）◆常態(tài)干擾：疊加在被測信號上的干擾噪聲，又稱為串模干擾第五頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（4）◆共態(tài)干擾：A/D轉(zhuǎn)換器兩個輸入端上公有的干擾電壓，又稱為共模干擾第六頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（4）常態(tài)干擾的抑制◆若常態(tài)干擾頻率比被測信號頻率高，則采用輸入低通濾波器來抑制高頻常態(tài)干擾；若常態(tài)干擾頻率比被測信號頻率低，則采用輸入高通濾波器來抑制低頻常態(tài)干擾；若常態(tài)干擾頻率落在被測信號頻譜的兩側(cè)，則應用帶通濾波器較為適宜

參見謝p.70圖3-39二級阻容濾波網(wǎng)絡第七頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（6）◆當尖峰型常態(tài)干擾成為主要干擾源時，用雙斜率積分式A/D轉(zhuǎn)換器可以削弱常態(tài)干擾的影響

(輸入信號的平均值,非瞬時值)◆在常態(tài)干擾主要來自電磁感應的情況下，對被測信號應盡可能早地進行前置放大，或者盡可能早地完成A/D變換或采取隔離和屏蔽等措施◆從選擇邏輯器件入手，利用邏輯器件的特性來抑制常態(tài)干擾(邊沿觸發(fā)？)第八頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（7）◆若常態(tài)干擾的變化速度與被測信號相當，則可采取下述方法：

—

從根本上消除產(chǎn)生常態(tài)干擾的原因，對測量儀表進行良好的電磁屏蔽

—

利用數(shù)字濾波技術對已進入計算機的帶有常態(tài)干擾的數(shù)據(jù)進行處理第九頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（8）共模干擾的抑制◆為了衡量一個輸入電路抑制干擾的能力，常用共模抑制比CMRR（CommonModeRejectionRate）來表示：

式中是共模干擾電壓，是由轉(zhuǎn)化成的常態(tài)干擾電壓。CMRR越大，表明抗共模干擾能力越強。第十頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（9）◆利用雙端輸入的運算放大器作為A/D轉(zhuǎn)換器前面的前置放大器（差動放大器,F007)）

第十一頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（10）

◆

利用變壓器或光電耦合器把各種模擬負載與數(shù)字信息源隔離開來，也就是把“模擬地,GND”與“數(shù)字地,COM”斷開

★光電耦合器能隔離干擾的原因

—輸入阻抗?。?kΩ以下

—干擾形式一般為大電壓、小電流，而光電耦輸入發(fā)光管在電流狀態(tài)下工作，故可被抑制

—光耦在封閉狀態(tài)下工作

—輸入回路與輸出回路之間分布電容小，而絕緣電阻大第十二頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（11）◆采用浮地輸入雙層屏蔽放大器來抑制共模干擾

工作原理?第十三頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（12）◆用儀表放大器提高共模干擾抑制比

—

儀表放大器具有共模抑制能力強、輸入阻抗高、漂移低、增益可調(diào)等特點,是一種專門用來分離共模干擾器件第十四頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（13）其它干擾措施

◆采用雙絞線傳輸信號

—

與同軸電纜相比，雙絞線頻帶窄而波阻高，抗共模噪聲能力強

第十五頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（14）◆對來自電源或由電源回路產(chǎn)生的干擾的處理措施：

—

在邏輯電路板上的電源線與地線的布線盡可能短，防止布成回路型或菊花鏈環(huán)狀型

—

在每一塊集成電路芯片的電源與地引入端接一個無感的瓷片電容器，其容量一般為0.01~0.1μF(102,104)

—

若一個裝置中有多塊邏輯電路板，則一般在電源和地線的引入處附近并接一個10～100μF的大電容和一個0.01~0.1μF的無感瓷片電容

—

防止驅(qū)動器通過邏輯電路板的電源線和地線引入干擾第十六頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（15）◆對輸出電路干擾采取的措施輸出電路干擾采取的措施少見,但★可以把同一類型的所有輸出驅(qū)動器的輸出線以及交流、直流供電線等聚集在一起，套以獨立的鐵殼屏蔽管，并遠離其它類型的輸入輸出等信號線

第十七頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（16）★

對直流輸出驅(qū)動器來說，大電流直流信號應采用外接線，有時還用獨立的直流電源來提供電流第十八頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（17）★采用能抑制交流電源干擾的計算機系統(tǒng)電源第十九頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（18）

★采用公共接地點SGP第二十頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（19）

★當計算機現(xiàn)場的強電設備較多時，采用三相隔離變壓器來減小外來的電網(wǎng)干擾第二十一頁，共二十三頁，編輯于2023年，星期二過程通道的抗干擾措施（20）★采用軟件的抗干擾技術：看門狗（Watchdog）第二十二頁，共二