微機(jī)原理與接口技術(shù)

第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.4高速緩沖存儲(chǔ)器5.5輔助存儲(chǔ)器1目前一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述一個(gè)雙穩(wěn)態(tài)的半導(dǎo)體電路或磁性材料的存儲(chǔ)元均可存儲(chǔ)一位二進(jìn)制代碼，這個(gè)二進(jìn)制代碼位是存儲(chǔ)器中最小的存儲(chǔ)單位，稱為一個(gè)存儲(chǔ)位或存儲(chǔ)元。由若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元。由許多存儲(chǔ)單元組成一個(gè)存儲(chǔ)器。有了存儲(chǔ)器，計(jì)算機(jī)就具有記憶能力。由存放程序和數(shù)據(jù)的各類存儲(chǔ)設(shè)備及相關(guān)軟件構(gòu)成存儲(chǔ)系統(tǒng)。2目前二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.1.1存儲(chǔ)器的分類——按存儲(chǔ)介質(zhì)分類磁盤存儲(chǔ)器磁帶存儲(chǔ)器光介質(zhì)存儲(chǔ)器存儲(chǔ)器半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器掩模只讀存儲(chǔ)器MROM可編程只讀存儲(chǔ)器PROM可擦除可編程只讀存儲(chǔ)器EPROM電可擦可編程只讀存儲(chǔ)器EEPROM快閃存儲(chǔ)器FlashMemory隨機(jī)存儲(chǔ)器RAM只讀存儲(chǔ)器ROM單極型(MOS)半導(dǎo)體存儲(chǔ)器雙極型(TTL)半導(dǎo)體存儲(chǔ)器動(dòng)態(tài)DRAM靜態(tài)SRAM硬盤軟盤3目前三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.1.1存儲(chǔ)器的分類——按信息的可保存性分類易失性存儲(chǔ)器非易失性存儲(chǔ)器磁盤存儲(chǔ)器磁帶存儲(chǔ)器光介質(zhì)存儲(chǔ)器存儲(chǔ)器半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器掩模只讀存儲(chǔ)器MROM可編程只讀存儲(chǔ)器PROM可擦除可編程只讀存儲(chǔ)器EPROM電探險(xiǎn)可編程只讀存儲(chǔ)器EEPROM快閃存儲(chǔ)器FlashMemory隨機(jī)存儲(chǔ)器RAM只讀存儲(chǔ)器ROM單極型(MOS)半導(dǎo)體存儲(chǔ)器雙極型(TTL)半導(dǎo)體存儲(chǔ)器動(dòng)態(tài)DRAM靜態(tài)SRAM硬盤軟盤4目前四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.1.1存儲(chǔ)器的分類——按在計(jì)算機(jī)系統(tǒng)中的作用分類主存儲(chǔ)器——又稱內(nèi)部存儲(chǔ)器，用來(lái)存放當(dāng)前正在使用或者經(jīng)常使用的程序和數(shù)據(jù)，CPU可直接對(duì)它進(jìn)行訪問(wèn)。主存由半導(dǎo)體存儲(chǔ)器組成，包括ROM和RAM兩種類型，其中ROM用于存放系統(tǒng)軟件、系統(tǒng)參數(shù)或永久性數(shù)據(jù)，RAM用于存放臨時(shí)性數(shù)據(jù)和應(yīng)用程序，主要采用單極型(MOS)半導(dǎo)體存儲(chǔ)器件。輔助存儲(chǔ)器——又稱外部存儲(chǔ)器，主要用來(lái)存放當(dāng)前暫時(shí)不參加運(yùn)算的程序和數(shù)據(jù)，通常CPU不直接訪問(wèn)輔存。高速緩沖存儲(chǔ)器(Cache)——用于彌補(bǔ)計(jì)算機(jī)內(nèi)部各器件之間的速度差異。主要采用雙極型(TTL)半導(dǎo)體存儲(chǔ)器件。5目前五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.1.2存儲(chǔ)器的主要性能指標(biāo)存儲(chǔ)容量——存儲(chǔ)器能夠存儲(chǔ)二進(jìn)制信息的數(shù)量，常用單位：B、KB、MB、GB、TB。計(jì)算機(jī)可直接尋址的主存容量由地址碼位數(shù)確定。存儲(chǔ)器存取時(shí)間和存取速度——存儲(chǔ)器存取時(shí)間又稱為存儲(chǔ)器訪問(wèn)時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，也稱為讀寫時(shí)間。存取速度是存取時(shí)間的倒數(shù)。磁表面存儲(chǔ)器不同于半導(dǎo)體存儲(chǔ)器，其數(shù)據(jù)存取需要磁頭的機(jī)械運(yùn)動(dòng)，因此其操作過(guò)程由：磁道定位時(shí)間、磁頭等待時(shí)間、讀寫時(shí)間及傳送時(shí)間等部分組成，而且定位時(shí)間、磁頭等待時(shí)間都與磁頭當(dāng)前的位置和要存取的數(shù)據(jù)位置有關(guān)，因此通常采用平均值表示。價(jià)格/位——常用每字節(jié)或每MB成本表示，即C=價(jià)格/容量可靠性——通常用平均無(wú)故障工作時(shí)間（MeanTimeBetweenFailures，簡(jiǎn)稱MTBF）即兩次故障之間的平均時(shí)間來(lái)衡量。6目前六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.1.3存儲(chǔ)系統(tǒng)的概念存儲(chǔ)系統(tǒng)由存放程序和數(shù)據(jù)的各類存儲(chǔ)設(shè)備及相關(guān)軟件構(gòu)成。應(yīng)用程序員透明，并且從應(yīng)用程序員角度看它是一個(gè)存儲(chǔ)器速度接近最快的那個(gè)存儲(chǔ)器容量與容量最大的那個(gè)存儲(chǔ)器相等或接近單位容量的價(jià)格接近最便宜的那個(gè)存儲(chǔ)器高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶速度容量?jī)r(jià)格位／CPUCPU主機(jī)7目前七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.1.3存儲(chǔ)系統(tǒng)的概念存儲(chǔ)系統(tǒng)由存放程序和數(shù)據(jù)的各類存儲(chǔ)設(shè)備及相關(guān)軟件構(gòu)成。高速緩存的引入，把慢速的內(nèi)存當(dāng)高速內(nèi)存來(lái)使用。虛擬存儲(chǔ)器技術(shù)是在內(nèi)存與外存之間引入相應(yīng)的硬件和軟件，把大容量的外存當(dāng)大容量的內(nèi)存來(lái)使用。分級(jí)存儲(chǔ)器結(jié)構(gòu)示意圖CPU內(nèi)部寄存器高速緩沖存儲(chǔ)器(Cache)內(nèi)存儲(chǔ)器外存儲(chǔ)器容量增速度、位價(jià)格減8目前八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.4高速緩沖存儲(chǔ)器5.5輔助存儲(chǔ)器9目前九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.1半導(dǎo)體存儲(chǔ)器的特點(diǎn)速度快，存取時(shí)間可達(dá)到納秒(ns)級(jí)高度集成化，不僅存儲(chǔ)單元所占的空間小，而且譯碼電路和數(shù)據(jù)緩沖寄存器以及存儲(chǔ)單元都集成在一個(gè)芯片中，體積特別小功耗低，一般為幾十毫瓦(mW)10目前十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址譯碼和驅(qū)動(dòng)I/O控制電路地址鎖存存儲(chǔ)體讀寫控制ABCBDB11目前十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址譯碼和驅(qū)動(dòng)I/O控制電路地址鎖存存儲(chǔ)體讀寫控制ABCBDB位片結(jié)構(gòu)——組成存儲(chǔ)單元的存儲(chǔ)元只有一位，譯碼選中一個(gè)存儲(chǔ)單元時(shí)只能進(jìn)行一位信息的讀寫，即字長(zhǎng)等于1位。字片結(jié)構(gòu)——字長(zhǎng)大于1位，可以為4位或8位等。存儲(chǔ)芯片的容量一般用字?jǐn)?shù)×字長(zhǎng)表示。如：1K×1位、128×8位SRAM常采用字片結(jié)構(gòu)，DRAM常采用位片結(jié)構(gòu)。12目前十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址譯碼和驅(qū)動(dòng)I/O控制電路地址鎖存存儲(chǔ)體讀寫控制ABCBDB地址鎖存器的作用是保存CPU輸入的地址信息，以等待譯碼電路選擇存儲(chǔ)單元。13目前十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址譯碼和驅(qū)動(dòng)I/O控制電路地址鎖存存儲(chǔ)體讀寫控制ABCBDB譯碼器將地址碼轉(zhuǎn)換成譯碼器輸出線上相應(yīng)的有效電平，表示選中某一存儲(chǔ)單元，并由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫電路，完成被選中單元的讀寫操作。譯碼驅(qū)動(dòng)方式有兩種：一維地址譯碼、二維地址譯碼。14目前十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)一維地址譯碼——每個(gè)存儲(chǔ)單元連在一條字線上，由地址譯碼器驅(qū)動(dòng)字線。缺點(diǎn)：當(dāng)?shù)刂肪€增加時(shí)，譯碼器的復(fù)雜度按2n增加。15目前十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)二維地址譯碼——把n位地址分成大致相等的兩段，一段用于水平方向作X地址線，另一段用于垂直方向作Y地址線，存儲(chǔ)單元的地址由X和Y兩個(gè)方向的地址來(lái)決定。16目前十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址譯碼和驅(qū)動(dòng)I/O控制電路地址鎖存存儲(chǔ)體讀寫控制ABCBDB包括讀出放大器、寫入電路和讀寫控制電路，用以完成被選中存儲(chǔ)單元中各位的讀出和寫入操作。17目前十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址譯碼和驅(qū)動(dòng)I/O控制電路地址鎖存存儲(chǔ)體讀寫控制ABCBDB控制邏輯接收CPU送來(lái)的啟動(dòng)、讀、寫及清除命令，經(jīng)控制電路處理后，由控制邏輯產(chǎn)生一組時(shí)序信號(hào)來(lái)控制存儲(chǔ)器的讀出和寫入操作。18目前十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.3典型芯片SRAM引腳特點(diǎn)地址線An接CPU的地址總線AB數(shù)據(jù)線Dm接CPU的數(shù)據(jù)總線DB片選線/CE（/CS）由CPU的AB線譯碼產(chǎn)生讀寫線/OE、/WE由CPU的控制線/RD、/WR控制ABDBVCCGND/RD/WR/OE/WE/CSA0~AnD0~Dm譯碼電路19目前十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.3典型芯片1.SRAM存儲(chǔ)芯片——Intel21141K×4bit的SRAM存儲(chǔ)器芯片

VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4輸入數(shù)據(jù)控制行選擇6464存儲(chǔ)矩陣列I/O電路列選擇A0A2A1A9A6A5A4A3A0A1A2GNDCSWECSWEVccA7A8A9I/O1I/O2I/O3I/O4123456789181716151413121110（b）Intel2114的外部引腳

（a）Intel2114的內(nèi)部結(jié)構(gòu)

20目前二十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.3典型芯片2.SRAM存儲(chǔ)芯片——Intel62648K×8bit低功耗CMOSSRAM

A0A1A2A10Y譯碼存儲(chǔ)體存儲(chǔ)體控制邏輯X譯碼A3A9A11A12……I/O緩沖D0～D7VCCCS2A8A9A10A112728262524232221201918171615D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND21345678910111213146264…（b）外部引腳圖

（a）內(nèi)部結(jié)構(gòu)

21目前二十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.3典型芯片2.SRAM存儲(chǔ)芯片——Intel62648K×8bit低功耗CMOSSRAM提供兩條片選線是為了應(yīng)用時(shí)控制方式多樣讀寫線為兩條是為不同CPU服務(wù)/CS1接低、CS2控制/CS1

CS2

GND6264CS2接高、/CS1控制/CS1

CS2VCC6264

8086CPU

6264SRAM讀:/RD=L,/WR=H;/WE=H,/OE=L寫:/RD=H,/WR=L;/WE=L,/OE=H8086CPU與6264SRAM的接線圖

/WE/OE80866264/WR/RD6805CPU6264SRAM讀:R//W=H;/WE=H,/OE=L寫:R//W=L;/WE=L,/OE=LMOTOROLA6805CPU與6264SRAM接線圖

R/W/WE/OEGND68056264/CS1CS2/OE/WED0~D7HHXX高阻LHLH數(shù)據(jù)輸出（讀有效）LHHL數(shù)據(jù)輸入（寫有效）LHLL數(shù)據(jù)輸入（寫有效）22目前二十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.3典型芯片3.DRAM存儲(chǔ)芯片——Intel4164

64K×1bit的DRAM存儲(chǔ)器芯片（a）Intel4164的內(nèi)部結(jié)構(gòu)

（b）Intel4164的外部引腳

23目前二十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.2.3典型芯片4.EPROM存儲(chǔ)芯片——Intel27162K×8bitGNDVCCGNDVPPO0～O7數(shù)據(jù)輸出輸出緩沖Y門16Kbit存儲(chǔ)矩陣輸出允許片選和編程邏輯Y譯碼X譯碼……A0～A10地址輸入O2O1O0A0A1A2A3A4A5A6A7111098765432112141516171819202122232413O4O5O6O7A10VPPA9A8VCCO3Intel2716存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖及外部引腳24目前二十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.4高速緩沖存儲(chǔ)器5.5輔助存儲(chǔ)器25目前二十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)1.存儲(chǔ)器容量的擴(kuò)展根據(jù)存儲(chǔ)器所要求的容量和選定的存儲(chǔ)芯片的容量，就可以計(jì)算出總的芯片數(shù)，即：總片數(shù)=總?cè)萘?單個(gè)芯片容量例如:存儲(chǔ)器容量為8K×8bit，若選用2114芯片(1K×4bit)，則需要(8K×8bit)/(1K×4bit)=8×2(片)

存儲(chǔ)器擴(kuò)展技術(shù)有位擴(kuò)展、字?jǐn)U展和位字同時(shí)擴(kuò)展三種。26目前二十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)1.存儲(chǔ)器容量的擴(kuò)展位擴(kuò)展：因每個(gè)字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線數(shù)目，也稱為地址擴(kuò)展；存儲(chǔ)芯片存儲(chǔ)模塊存儲(chǔ)體進(jìn)行位擴(kuò)展,以實(shí)現(xiàn)按字節(jié)編址的結(jié)構(gòu)進(jìn)行字?jǐn)U展,以滿足總?cè)萘康囊?7目前二十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)1.存儲(chǔ)器容量的擴(kuò)展——位擴(kuò)展例如：用64K×1bit的存儲(chǔ)器芯片組成64K×8bit的存儲(chǔ)器，所需芯片數(shù)為(64K×8bit)/(64K×1bit)=8(片)A08A07A06A05A04A03A02A01A15I/O64K×1bitI/OI/OI/OI/OI/OI/OI/OA15～A0D7～D0等效為64K×8bit芯片組D0D7數(shù)據(jù)總線地址總線A0A1528目前二十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)1.存儲(chǔ)器容量的擴(kuò)展——字?jǐn)U展例如：用8K×8bit的SRAM組成64K×8bit的存儲(chǔ)器，所需芯片數(shù)為(64K×8bit)/(8K×8bit)=8(片)D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

A0~A12R/W64K*8A0~A15D0~D7R/WCS等效為29目前二十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)1.存儲(chǔ)器容量的擴(kuò)展——字?jǐn)U展例如：用8K×8bit的SRAM組成64K×8bit的存儲(chǔ)器，所需芯片數(shù)為(64K×8bit)/(8K×8bit)=8(片)芯片A15～A13A12～A0地址范圍（空間）1#000000…0~111…10000H~1FFFH2#001000…0~111…12000H~3FFFH3#010000…0~111…14000H~5FFFH4#011000…0~111…16000H~7FFFH5#100000…0~111…18000H~9FFFH6#101000…0~111…1A000H~BFFFH7#110000…0~111…1C000H~DFFFH8#111000…0~111…1E000H~FFFFH30目前三十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)1.存儲(chǔ)器容量的擴(kuò)展——字和位同時(shí)擴(kuò)展例如：用16K×4bit的SRAM組成64K×8bit的存儲(chǔ)器，所需芯片數(shù)為(64K×8bit)/(16K×4bit)=4×2(片)D7～D4D3～D016K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit譯碼器A14A15A13～A031目前三十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問(wèn)，首先要選中存儲(chǔ)芯片，即進(jìn)行片選；然后再?gòu)倪x中的芯片中依據(jù)地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)存取，這稱為字選。地址總線的低位地址線直接與各存儲(chǔ)芯片的地址線連接。所需低位地址線的數(shù)目N與存儲(chǔ)芯片容量L的關(guān)系：L＝2N。地址總線余下的高位地址線經(jīng)譯碼后，做各存儲(chǔ)芯片的片選。通常M/IO信號(hào)也參與片選譯碼。32目前三十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選例如：設(shè)某系統(tǒng)地址總線寬度為20bit，數(shù)據(jù)總線寬度為8bit?，F(xiàn)采用8K8芯片實(shí)現(xiàn)32KB擴(kuò)展存儲(chǔ)器。擴(kuò)展存儲(chǔ)器共需要8K8的存儲(chǔ)芯片數(shù)量N＝(32K8)/(8K8)=41片數(shù)據(jù)線：芯片數(shù)據(jù)線互連后與系統(tǒng)數(shù)據(jù)線連接；讀寫控制線：所有芯片的讀/寫線分別互連后與系統(tǒng)相連；低位地址線：8K容量的存儲(chǔ)芯片需要13根地址線進(jìn)行字選，所有芯片地址線互連后與系統(tǒng)的低13位地址線（A0-A12）連接；高位地址線：剩余的7根系統(tǒng)地址線（A13-A19）可用于產(chǎn)生所需的4根片選線；33目前三十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選常用的片選控制譯碼方法有線性選擇法、譯碼法（部分譯碼法、全譯碼法）等。線性選擇法CPU的某條片選地址線直接接存儲(chǔ)器芯片的片選端部分譯碼法CPU的部分片選地址線參加譯碼輸出控制片選端全譯碼法CPU的全部片選地址線參加譯碼輸出控制片選端地址信號(hào)不完全確定，所以存在地址重疊問(wèn)題，浪費(fèi)尋址空間，并可能導(dǎo)致誤操作34目前三十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯片的片選信號(hào)，每一根地址線選通一塊芯片，這種方法稱為線性選擇法(線選法)。35目前三十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法4個(gè)片選信號(hào)必須使用4根地址線，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是：系統(tǒng)必須保證A16～A13不能同時(shí)為有效低電平；因?yàn)樽罡叨蔚刂沸盘?hào)(A19～A17)不參與譯碼，存在地址重疊問(wèn)題；A13

A16A14

A15R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~736目前三十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍

DBA12A11Z80CPUAB1KBRAM/CE1KBROM/CEA0~A9D0~D737目前三十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍芯片存儲(chǔ)量與片內(nèi)地址、數(shù)據(jù)線ROM——存儲(chǔ)量1KB，地址線A0－A9、數(shù)據(jù)線D0－D7RAM——存儲(chǔ)量1KB，地址線A0－A9、數(shù)據(jù)線D0－D7存儲(chǔ)器芯片與CPU的片選地址線A11——控制ROM芯片的片選端CEA12——控制RAM芯片的片選端CE其余地址線未用38目前三十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍1KB

RAM芯片存儲(chǔ)范圍圖當(dāng)A15、A14、A13、A10=0000時(shí)，1KB

RAM存儲(chǔ)范圍為0800H~0BFFH當(dāng)A15、A14、A13、A10=1111時(shí)，1KB

RAM存儲(chǔ)范圍為EC00H~EFFFH由于有4條地址線未參加譯碼,每個(gè)存儲(chǔ)單元的地址重碼24=16個(gè)A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXX01X0000000000XXX01X111111111139目前三十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法例:由Z80CPU與1KBROM、1KBRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用線性選擇法求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍1KB

ROM芯片存儲(chǔ)范圍圖當(dāng)A15、A14、A13、A10=0000時(shí)，1KB

ROM存儲(chǔ)范圍為1000H~13FFH當(dāng)A15、A14、A13、A10=1111時(shí)，1KB

ROM存儲(chǔ)范圍為F400H~F7FFH由于有4條地址線未參加譯碼,每個(gè)存儲(chǔ)單元的地址重碼24=16個(gè)A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXX10X0000000000XXX10X111111111140目前四十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——線選法優(yōu)點(diǎn)無(wú)存儲(chǔ)器芯片片選譯碼器硬件電路簡(jiǎn)單缺點(diǎn)較多使用片選地址線各存儲(chǔ)芯片地址范圍不連續(xù)僅用部分片選地地線，存儲(chǔ)單元有重復(fù)地址不能擴(kuò)展內(nèi)存儲(chǔ)器41目前四十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法用高位地址中的一部分地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS8KB(4)CS

2-4譯碼器A0~A12A13~A14Y0Y1Y3…...42目前四十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法共占用25組地址造成地址空間的重疊芯片A19~A15A14A13A12~A0地址空間（順序方式）①00000000000000000000～111111111111100000H~01FFFH…………11000C0000H~C1FFFH…………11111F8000H~F9FFFH②……01……11000C2000H~C3FFFH…………③……10……11000C4000H~C5FFFH…………④……11……11000C6000H~C7FFFH…………43目前四十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法44目前四十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍。

DB

A10

Z80CPUAB譯碼器1KBROM/CE1KBRAM/CE45目前四十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍。芯片存儲(chǔ)量與片內(nèi)地址、數(shù)據(jù)線ROM、RAM——存儲(chǔ)量1KB，地址線A0~A9、數(shù)據(jù)線D0~D7內(nèi)存儲(chǔ)器容量與CPU地址線存儲(chǔ)量2KB——需要11條CPU地址線地址線A0~A9為存儲(chǔ)芯片的片內(nèi)地址線地址線A10為部分片選地址線46目前四十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍。1KB

ROM芯片存儲(chǔ)范圍圖當(dāng)A15、A14、A13、A12、A11=00000時(shí)，1KB

ROM存儲(chǔ)范圍為0000H~03FFH當(dāng)A15、A14、A13、A12、A11=11111時(shí)，1KB

ROM存儲(chǔ)范圍為F800H~FBFFH由于A11~A15共5條地址線未參加譯碼,每個(gè)存儲(chǔ)單元的地址重碼25=32個(gè)A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXX00000000000XXXXX0111111111147目前四十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍。1KB

RAM芯片存儲(chǔ)范圍圖當(dāng)A15、A14、A13、A12、A11=00000時(shí)，1KB

RAM存儲(chǔ)范圍為0400H~07FFH當(dāng)A15、A14、A13、A12、A11=11111時(shí)，1KB

RAM存儲(chǔ)范圍為FC00H~FFFFH由于A11~A15共5條地址線未參加譯碼,每個(gè)存儲(chǔ)單元的地址重碼25=32個(gè)A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXX10000000000XXXXX1111111111148目前四十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法例:由Z80CPU與1KB

ROM、1KB

RAM構(gòu)成的計(jì)算機(jī)系統(tǒng)方框圖如下，用部分譯碼法，求出ROM、RAM在內(nèi)存儲(chǔ)器系統(tǒng)中的地址范圍。問(wèn):若選擇A11作譯碼輸入1KB

ROM芯片存儲(chǔ)范圍圖

范圍為0000H~03FFH1KB

RAM芯片存儲(chǔ)范圍圖

范圍為0800H~0BFFHA15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXX1X0000000000XXXX1X1111111111A15

A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXX0X0000000000XXXX0X111111111149目前四十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——部分譯碼法優(yōu)點(diǎn)僅用存儲(chǔ)系統(tǒng)所需的最少片選地址線最小的譯碼器電路缺點(diǎn)若合理選用片選地址線，存儲(chǔ)芯片地址范圍連續(xù)若錯(cuò)誤選用片選地址線，存儲(chǔ)芯片地址范圍不連續(xù)僅用部分片選地址線，存儲(chǔ)單元有重復(fù)地址不能擴(kuò)展內(nèi)存儲(chǔ)器50目前五十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——全譯碼法用全部的高位地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS

8KB(4)CS譯碼器A0~A12A13~A19Y0Y1Y3…...51目前五十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——全譯碼法全譯碼法構(gòu)成的8K×8bit存儲(chǔ)器的連接圖52目前五十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——全譯碼法芯片A19～A13A12～A11A10～A0地址范圍（空間）1#0000000000000…000000H～007FFH1111…12#0000000010000…000800H～00FFFH1111…13#0000000100000…001000H～017FFH1111…14#0000000110000…001800H～01FFFH1111…153目前五十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——全譯碼法全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與譯碼。設(shè)該擴(kuò)展存儲(chǔ)器占用0C0000H開(kāi)始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號(hào)與各芯片所占地址空間的關(guān)系：從該表中可以看出：低位地址線A12~A0應(yīng)直接接在存儲(chǔ)芯片上，尋址片內(nèi)8K單元；次高位地址線A14~A13譯碼后產(chǎn)生片選信號(hào)區(qū)分4個(gè)存儲(chǔ)芯片；最高位地址線A19~A15及控制信號(hào)M/(/IO)可用作片選信號(hào)有效的使能控制。芯片A19~A15

A14A13A12~A0地址空間（順序方式）①11000000000000000000～1111111111111C0000H～C1FFFH②1100001C2000H～C3FFFH③1100010C4000H～C5FFFH④1100011C6000H～C7FFFH54目前五十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)符合要求的全譯碼電路1D0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7用門電路完成片選譯碼電路結(jié)構(gòu)看起來(lái)比較復(fù)雜。R/WM//IOA19A18A17A16A15A14A1355目前五十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)符合要求的全譯碼電路2用譯碼器代替門電路完成片選譯碼，電路工作穩(wěn)定，結(jié)構(gòu)簡(jiǎn)練。M//IOA19A18A17A16A15A14A132－4譯碼器CSR/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~756目前五十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.1存儲(chǔ)器的擴(kuò)展技術(shù)2.存儲(chǔ)器芯片的地址分配和片選——全譯碼法全譯碼法中的譯碼芯片定義：有N條輸入線，則有2N條輸出線，且輸出線中僅1線為H(L)其余為L(zhǎng)(H)。類型：1–2譯碼器，74LS04（反相器）2–4譯碼器，74LS1393–8譯碼器，74LS1384–16譯碼器，74LS15457目前五十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.2主存儲(chǔ)器的接口技術(shù)1.CPU與SRAM、ROM的連接在微型計(jì)算機(jī)系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀/寫操作，首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過(guò)控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。所以，存儲(chǔ)器芯片與CPU之間的連接實(shí)質(zhì)上就是存儲(chǔ)器與系統(tǒng)總線的連接，包括：地址總線的連接數(shù)據(jù)總線的連接控制總線的連接58目前五十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.2主存儲(chǔ)器的接口技術(shù)1.CPU與SRAM、ROM的連接在連接中需要考慮的問(wèn)題如下：總線的負(fù)載能力。在設(shè)計(jì)CPU芯片時(shí)，一般考慮其輸出線的直流負(fù)載能力為帶一個(gè)TTL負(fù)載。CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問(wèn)題。存儲(chǔ)器的地址分配和片選問(wèn)題?？刂菩盘?hào)的連接。59目前五十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.2主存儲(chǔ)器的接口技術(shù)2.CPU與DRAM的連接DRAM與CPU的連接較復(fù)雜，要增加多路轉(zhuǎn)換器和刷新控制部分DRAM芯片的地址是分行、分列、分時(shí)輸入的DRAM有刷新要求刷新時(shí)鐘刷新控制多路控制行/列多路器刷新多路器刷新計(jì)數(shù)器CPUDBRA7～RA0A15～A8A7～A0MA7～MA0A7….A0DRAM芯片（組）A15～A0典型的DRAM與CPU連接電路60目前六十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織1.8位存儲(chǔ)器接口如果數(shù)據(jù)總線為8位，而主存按字節(jié)編址，則匹配關(guān)系比較簡(jiǎn)單。對(duì)于8位（或準(zhǔn)16位）微處理器，典型的時(shí)序安排是占用4個(gè)CPU時(shí)鐘周期，稱為T1～T4，構(gòu)成一個(gè)總線周期，一個(gè)總線周期中讀/寫一個(gè)8位數(shù)據(jù)。8位微處理器8088提供讀選通、寫選通和IO等控制信號(hào)去控制存儲(chǔ)器系統(tǒng)的讀/寫操作。61目前六十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織2.16位存儲(chǔ)器接口對(duì)于16位的微處理器8086（或80286），數(shù)據(jù)總線的寬度為16位，因此在一個(gè)總線周期內(nèi)可讀/寫兩個(gè)字節(jié)，即先送出偶地址，然后同時(shí)讀/寫這個(gè)偶地址單元和隨后的奇地址單元的內(nèi)容，用低8位數(shù)據(jù)總線傳送偶地址單元的數(shù)據(jù)，用高8位數(shù)據(jù)總線傳送奇地址單元的數(shù)據(jù)，這樣讀/寫的字（16位）被稱為規(guī)則字。如果讀/寫的是非規(guī)則字，即從奇地址單元開(kāi)始的字，這時(shí)需要安排兩個(gè)總線周期才能實(shí)現(xiàn)。62目前六十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織2.16位存儲(chǔ)器接口8086的存儲(chǔ)器組織A0特征00規(guī)則字傳送10在數(shù)據(jù)總線的低8位進(jìn)行字節(jié)傳送01在數(shù)據(jù)總線的高8位進(jìn)行字節(jié)傳送11不用63目前六十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織2.16位存儲(chǔ)器接口（c）規(guī)則字傳送A19～A1D7～D0D15～D8=0A0=0XX+1X+1A19～A1D7～D0D15～D8=1A0=0（a）偶地址字節(jié)傳送XXA0=1A19～A1=0（b）奇地址字節(jié)傳送D15～D8D7～D0X+164目前六十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織2.16位存儲(chǔ)器接口X+3X+2（d）奇地址字（低字節(jié)）傳送A0=1A19～A1D15～D8D7～D0=0XX+1X+3X+2（e）奇地址字（高字節(jié)）傳送A0=0A19～A1D15～D8D7～D0=1XX+165目前六十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織3.32位存儲(chǔ)器接口32位微處理器的存儲(chǔ)器系統(tǒng)由4個(gè)存儲(chǔ)體組成，存儲(chǔ)體選擇通過(guò)選擇信號(hào)實(shí)現(xiàn)。如果要傳送一個(gè)32位數(shù)，那么4個(gè)存儲(chǔ)體都被選中；若要傳送一個(gè)16位數(shù)，則有2個(gè)存儲(chǔ)體被選中；若傳送的是8位數(shù)，則只有一個(gè)存儲(chǔ)體被選中。32位微處理器的存儲(chǔ)器組織32位微處理器的寫選通信號(hào)66目前六十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.3PC系列微機(jī)的主存儲(chǔ)器組織4.64位存儲(chǔ)器接口64位微處理器的存儲(chǔ)系統(tǒng)由8個(gè)存儲(chǔ)體組成，存儲(chǔ)體選擇通過(guò)選擇信號(hào)實(shí)現(xiàn)。如果要傳送一個(gè)64位數(shù)，那么8個(gè)存儲(chǔ)體都被選中；如果要傳送一個(gè)32位數(shù)，那么有4個(gè)存儲(chǔ)體被選中；若要傳送一個(gè)16位數(shù)，則有2個(gè)存儲(chǔ)體被選中；若傳送的是8位數(shù)，則只有一個(gè)存儲(chǔ)體被選中。67目前六十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.4DRAM內(nèi)存條簡(jiǎn)介在PC中通常是把若干個(gè)DRAM芯片焊接在一定規(guī)格的印制電路板（PCB）上，組成一個(gè)插件模塊，PC主板上有相應(yīng)的插座，便于擴(kuò)充存儲(chǔ)容量和更換模塊，這種插件模塊稱為內(nèi)存條。根據(jù)內(nèi)存條上的引腳多少，可以把內(nèi)存條分為30線、72線、168線等幾種。30線與72線的內(nèi)存條又稱為單列存儲(chǔ)器模塊SIMM(SingleinLineMemoryModule)，一種兩側(cè)都提供相同信號(hào)的內(nèi)存結(jié)構(gòu)，這樣的內(nèi)存要成對(duì)安裝才能使用。168線的內(nèi)存條又稱為雙列存儲(chǔ)器模塊DIMM(DoubleinLineMemoryModule)。68目前六十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.3.4DRAM內(nèi)存條簡(jiǎn)介根據(jù)內(nèi)存條上使用的存儲(chǔ)芯片的不同，內(nèi)存條可分為：EDO（ExtenedDataOutput）RAM——擴(kuò)充數(shù)據(jù)輸出隨機(jī)存儲(chǔ)器。SDRAM（SynchronousDynamicRandomAccessMemory）——同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR（DoubleDataRate）SDRAM——雙倍數(shù)據(jù)傳輸?shù)腟DRAM。DDR2（DoubleDataRate2）SDRAM。DDR3（DoubleDataRate3）SDRAM。69目前六十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.4高速緩沖存儲(chǔ)器5.5輔助存儲(chǔ)器70目前七十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.1Cache的工作原理Cache是為了把由DRAM組成的大容量?jī)?nèi)存儲(chǔ)器都看作是高速存儲(chǔ)器而設(shè)置的小容量局部存儲(chǔ)器,一般由高速SRAM構(gòu)成。Cache的有效性是利用了程序?qū)Υ鎯?chǔ)器的訪問(wèn)在時(shí)間上和空間上所具有的局部區(qū)域性。緩存CPU主存容量小速度高容量大速度低解決了速度與成本的矛盾71目前七十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.1Cache的工作原理72目前七十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.1Cache的工作原理主存和緩存按塊存儲(chǔ)塊的大小相同B

為塊長(zhǎng)~~~~……主存塊號(hào)主存儲(chǔ)器012m－1字塊0字塊1字塊M－1主存塊號(hào)塊內(nèi)地址m位b位n位M塊B個(gè)字緩存塊號(hào)塊內(nèi)地址c位b位C塊B個(gè)字~~~~……字塊0字塊1字塊C－1012c－1標(biāo)記Cache緩存塊號(hào)73目前七十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.1Cache的工作原理訪問(wèn)的數(shù)據(jù)在Cache中的次數(shù)(即命中的次數(shù))與總的訪問(wèn)次數(shù)之比稱為命中率。影響命中率的因素：Cache的容量Cache塊的劃分Cache塊與主存塊之間的映射關(guān)系一般Cache與內(nèi)存的空間比為4：1000命中率＝74目前七十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式為了把主存塊放到Cache中，必須應(yīng)用某種方法把主存地址定位到Cache中，這一過(guò)程稱為地址映射。從原理上，可以把映像關(guān)系分為三種方式：直接映射方式全相聯(lián)映射方式組相聯(lián)映射方式75目前七十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式——直接映射Cache中全部單元被劃分成大小固定的頁(yè)；內(nèi)存則被劃分成段,段再被劃分成與Cache大小相同的頁(yè)。Cache中的各頁(yè)只接收內(nèi)存中相同頁(yè)號(hào)的內(nèi)容,地址索引機(jī)構(gòu)中存放的標(biāo)記地址是內(nèi)存的段號(hào)。尋址操作時(shí)只需比較段號(hào)，無(wú)需比較頁(yè)號(hào),大大減少了地址比較次數(shù)。Cache的塊號(hào)j與主存的塊號(hào)i的對(duì)應(yīng)關(guān)系為： j=i

mod

N (N為Cache的塊數(shù))優(yōu)點(diǎn)：簡(jiǎn)單、成本低、易實(shí)現(xiàn)、地址變換速度快、不涉及替換算法缺點(diǎn)：不夠靈活、Cache的塊沖突概率高、空間利用率低76目前七十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式——直接映射字塊2m-1字塊c字塊2N+1-1字塊2N

+1字塊字塊2N-1字塊1字塊0………主存儲(chǔ)體字塊1標(biāo)記字標(biāo)記字塊2N-1標(biāo)記Cache存儲(chǔ)體t位012c-1…字塊字塊地址主存字塊標(biāo)記t

位N

位b

位主存地址比較器（t位）=≠不命中有效位=1？*m位Cache內(nèi)地址否是命中每個(gè)主存塊i只能和一個(gè)緩存塊對(duì)應(yīng)；每個(gè)緩存塊j可以和若干個(gè)主存塊對(duì)應(yīng)j=i

mod

N字塊2N+1字塊2N字塊0字塊077目前七十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式——全相聯(lián)映射Cache和內(nèi)存均分為若干個(gè)字節(jié)數(shù)相同的頁(yè)。內(nèi)存中的任一頁(yè)都可被調(diào)入Cache的任一頁(yè)中，所調(diào)入頁(yè)的頁(yè)號(hào)需全部存入地址索引機(jī)構(gòu)中。尋址時(shí),需將尋址地址同索引機(jī)構(gòu)中的全部標(biāo)記地址(頁(yè)號(hào))進(jìn)行比較。這是一個(gè)理想方案，但實(shí)際很少使用，或只適用于小容量Cache，原因是：標(biāo)記位數(shù)增加比較多，使Cache標(biāo)記容量加大訪問(wèn)Cache時(shí)需要和Cache的全部標(biāo)記進(jìn)行比較才能確定是否命中優(yōu)點(diǎn)：靈活、Cache的塊沖突概率小、空間利用率高、缺點(diǎn)：地址變換速度慢、成本高、實(shí)現(xiàn)困難78目前七十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式——全相聯(lián)映射主存中的任一塊可以映射到緩存中的任一塊字塊2m－1字塊2N－1字塊1字塊0……字塊2N－1字塊1字塊0…標(biāo)記標(biāo)記標(biāo)記主存字塊標(biāo)記

字塊內(nèi)地址主存地址m=t+N

位b位m

=

t+NCache存儲(chǔ)器主存儲(chǔ)器字塊079目前七十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式——組相聯(lián)映射主存根據(jù)Cache大小被分為若干區(qū)，再將主存空間和Cache空間的每個(gè)區(qū)分成若干組，組內(nèi)分成塊。各組為直接映射，組內(nèi)為全相聯(lián)映射。這種方式是前兩種方式的折中80目前八十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.2主存與Cache的地址映射方式——組相聯(lián)映射

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0

1

2

3

4

5

6

7第0組第1組第2組第3組第0組第1組第2組第3組第0組第1組第2組第3組Cache主存第0區(qū)第1區(qū)組間——直接映射組內(nèi)——全相聯(lián)映射81目前八十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.3替換策略當(dāng)Cache不命中時(shí)，必須用一個(gè)適當(dāng)?shù)姆椒ㄔ贑ache中選擇一個(gè)即將被置換的舊塊，然后用新塊置換舊塊，這稱為替換策略或替換算法。對(duì)于直接映射方式來(lái)說(shuō)，可以作為被置換的舊塊只有唯一的一個(gè)。全相聯(lián)映射和組相聯(lián)映射方式則存在多中選一的問(wèn)題，常用的替換策略有以下3種：先進(jìn)先出(FIFO)策略使用次數(shù)最少(LFU)策略近期最少使用(LRU)策略82目前八十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.3替換策略先進(jìn)先出(FIFO)策略把最先調(diào)入Cache的字塊替換出去。優(yōu)點(diǎn)：實(shí)現(xiàn)容易，開(kāi)銷小。缺點(diǎn)：效果不佳。使用次數(shù)最少(LFU)策略將迄今為止使用次數(shù)最少的字塊作為被替換的舊塊。需要統(tǒng)計(jì)每一塊被使用的次數(shù)，需要較多的硬件資源，效果比FIFO好。近期最少使用(LRU)策略把一組中近期最少使用的字塊替換出去，此策略需隨時(shí)記錄Cache中各字塊的使用情況。其平均命中率比FIFO和LFU高，83目前八十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.4Cache的更新策略84目前八十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.4Cache的更新策略

訪問(wèn)Cache取出信息送CPU

訪問(wèn)主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問(wèn)地址

開(kāi)始是否是否85目前八十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.4Cache的更新策略在具有Cache的系統(tǒng)中，同一個(gè)數(shù)據(jù)有兩個(gè)拷貝，一個(gè)在主存，一個(gè)在Cache中。因此，當(dāng)對(duì)Cache進(jìn)行了寫操作時(shí)，就會(huì)出現(xiàn)如何使Cache與主存內(nèi)容保持一致的問(wèn)題。針對(duì)這一情況，通常有如下幾種解決方法:寫直達(dá)法(WriteThrough)寫回法(WriteBack)寫一次法(WriteOnce)

86目前八十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.4Cache的更新策略1.寫直達(dá)法(WriteThrough)每次寫入Cache時(shí)，同時(shí)也寫入主存，使主存與Cache相關(guān)頁(yè)內(nèi)容始終保持一致。優(yōu)點(diǎn)：簡(jiǎn)單，能保持主存與Cache副本的一致性，Cache中任意頁(yè)的內(nèi)容都可被隨時(shí)置換，決不會(huì)造成數(shù)據(jù)丟失的錯(cuò)誤；缺點(diǎn)：每次寫Cache都要進(jìn)行慢速的訪主存操作，影響工作速度。87目前八十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.4Cache的更新策略2.寫回法(WriteBack)每次只是暫時(shí)將數(shù)據(jù)寫入Cache，并用標(biāo)志將該頁(yè)加以注明。當(dāng)Cache中任一頁(yè)數(shù)據(jù)被置換時(shí)，只要在它存在期間發(fā)生過(guò)對(duì)它的寫操作,那么在該頁(yè)被覆蓋之前必須將其內(nèi)容寫回到對(duì)應(yīng)主存位置中去；如果該頁(yè)內(nèi)容沒(méi)有被改寫,則其內(nèi)容可以直接淘汰，不需回寫。這種方法的速度比寫直達(dá)法快,但結(jié)構(gòu)要復(fù)雜的多,而且主存中的頁(yè)未經(jīng)隨時(shí)修改，可能失效。88目前八十八頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.4高速緩沖存儲(chǔ)器5.4.4Cache的更新策略3.寫一次法(WriteOnce)是一種基于寫回法又結(jié)合了寫直達(dá)法的寫策略，即寫命中和寫未命中的處理與寫回法基本相同，只是第一次寫命中時(shí)要同時(shí)寫入主存。此法主要用于多級(jí)Cache和對(duì)稱多處理器系統(tǒng)中(多個(gè)Cache的內(nèi)容需要保持一致)。在第一次片內(nèi)Cache寫命中時(shí)，CPU要在總線上啟動(dòng)一個(gè)存儲(chǔ)器寫周期。其他Cache監(jiān)聽(tīng)到此主存塊地址及寫信號(hào)后，即可把它們各自保存的該塊拷貝及時(shí)作廢。爾后若有對(duì)此塊的再次或多次寫命中，則按寫回法處理，無(wú)需再送出信號(hào)了。這樣雖然第一次寫命中時(shí)花費(fèi)了一個(gè)存儲(chǔ)周期，但對(duì)維護(hù)系統(tǒng)全部Cache的一致性有利。89目前八十九頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.1存儲(chǔ)器概述5.2半導(dǎo)體存儲(chǔ)器的基本知識(shí)5.3微機(jī)系統(tǒng)中的主存儲(chǔ)器組織5.4高速緩沖存儲(chǔ)器5.5輔助存儲(chǔ)器90目前九十頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器輔助存儲(chǔ)器也稱為外部存儲(chǔ)器，它是主存的后備和補(bǔ)充，用來(lái)存放當(dāng)前不需立即使用的信息，一旦需要，再與主存成批交換數(shù)據(jù)。輔助存儲(chǔ)器的特點(diǎn)：容量大、存儲(chǔ)速度較慢、每位價(jià)格低目前常用的輔助存儲(chǔ)器主要有：磁介質(zhì)存儲(chǔ)器（如硬磁盤、磁帶等）光盤存儲(chǔ)器半導(dǎo)體大容量存儲(chǔ)器（如U盤、固態(tài)盤等）91目前九十一頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器磁介質(zhì)存儲(chǔ)器原理寫入——在磁頭線圈中加入磁化電流（寫電流），并使磁層移動(dòng)，在磁層上形成連續(xù)的小段磁化區(qū)域（位單元）。局部磁化單元載磁體寫線圈SNI局部磁化單元寫線圈SN鐵芯磁通磁層寫入“0”寫入“1”I92目前九十二頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器磁介質(zhì)存儲(chǔ)器原理讀出——磁頭線圈中不加電流，磁層移動(dòng)。當(dāng)位單元的轉(zhuǎn)變區(qū)經(jīng)過(guò)磁頭下方時(shí)，在線圈兩端產(chǎn)生感應(yīng)電勢(shì)。N讀線圈S讀線圈SN鐵芯磁通磁層運(yùn)動(dòng)方向運(yùn)動(dòng)方向ssttffee讀出“0”讀出“1”93目前九十三頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器5.5.1硬盤存儲(chǔ)器1.硬盤的基本結(jié)構(gòu)與分類——硬盤的基礎(chǔ)結(jié)構(gòu)硬盤控制器(HDC)對(duì)硬盤進(jìn)行管理，并在主機(jī)和硬盤之間傳送數(shù)據(jù)。硬盤控制器以適配卡的形式插在主板上或者直接集成在主板上，然后通過(guò)電纜與硬盤驅(qū)動(dòng)器相連。硬盤驅(qū)動(dòng)器(HDD)中有盤片、磁頭、主軸電動(dòng)機(jī)、磁頭定位機(jī)構(gòu)、讀寫電路和控制邏輯等。磁盤控制器磁盤驅(qū)動(dòng)器盤片主機(jī)94目前九十四頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器5.5.1硬盤存儲(chǔ)器1.硬盤的基本結(jié)構(gòu)與分類——硬盤的分類根據(jù)磁頭與盤片是否是一個(gè)密封的整體，硬盤存儲(chǔ)器可分為：溫徹斯特盤——根據(jù)溫徹斯特技術(shù)設(shè)計(jì)制造的，主要特點(diǎn)是磁頭、盤片、磁頭定位機(jī)構(gòu)、主軸，甚至連讀/寫驅(qū)動(dòng)電路等都密封在一個(gè)盤盒內(nèi)，構(gòu)成一個(gè)磁盤組合體。這個(gè)組合體系不可隨意拆卸，防塵性能好、可靠性高、對(duì)使用環(huán)境要求不高。非溫徹斯特盤——磁頭和盤片等不是密封的，因此要求有超凈的使用環(huán)境，只能用于中型、大型計(jì)算機(jī)機(jī)房中。95目前九十五頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器5.5.1硬盤存儲(chǔ)器1.硬盤的基本結(jié)構(gòu)與分類——硬盤的分類根據(jù)磁頭是否可移動(dòng)，硬盤存儲(chǔ)器可分為：固定頭硬盤——每個(gè)磁道對(duì)應(yīng)一個(gè)磁頭。工作時(shí)，磁頭無(wú)徑向移動(dòng)，因此，省去了碰頭尋道時(shí)間。固定頭硬盤機(jī)的特點(diǎn)是存取速度快，磁頭處于加載工作狀態(tài)即可開(kāi)始讀寫，但由于碰頭太多，使磁盤的道密度不可能很高，而整個(gè)磁盤機(jī)的造價(jià)卻比較高?；顒?dòng)頭硬盤——每個(gè)盤面上只有一個(gè)讀/寫頭，安裝在讀寫臂上，當(dāng)需要在不同磁道上讀寫時(shí)，要驅(qū)動(dòng)讀寫臂沿盤面做徑向移動(dòng)。由于增加了尋道時(shí)間，所以其存取時(shí)間比固定頭硬盤機(jī)要長(zhǎng)。96目前九十六頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器5.5.1硬盤存儲(chǔ)器1.硬盤的基本結(jié)構(gòu)與分類——硬盤的分類磁道固定磁頭移動(dòng)磁頭移動(dòng)磁頭多盤片磁盤97目前九十七頁(yè)\總數(shù)一百零八頁(yè)\編于五點(diǎn)第5章微機(jī)的存儲(chǔ)系統(tǒng)

5.5輔助存儲(chǔ)器5.