第八章COMSIC工藝流程

第七章COMSIC制造工藝流程主要內(nèi)容1. 典型的亞微米CMOSIC制造流程圖；2. 描述CMOS制造工藝14個步驟的主要目的；4. 討論每一步CMOS制造流程的關(guān)鍵工藝。

Figure7-第一頁，共三十二頁。CMOS工藝流程中的主要制造步驟Oxidation(Fieldoxide)SiliconsubstrateSilicondioxideoxygenPhotoresistDevelopoxidePhotoresistCoatingphotoresistMask-WaferAlignmentandExposureMaskUVlightExposedPhotoresistexposedphotoresistGSDActiveRegionstopnitrideSDGsiliconnitrideNitrideDepositionContactholesSDGContactEtchIonImplantationresistoxDGScanningionbeamSMetalDepositionandEtchdrainSDGMetalcontactsPolysiliconDepositionpolysiliconSilanegasDopantgasOxidation(Gateoxide)gateoxideoxygenPhotoresistStripoxideRFPowerIonizedoxygengasOxideEtchphotoresistoxideRFPower

IonizedCF4gasPolysiliconMaskandEtchRFPoweroxideIonizedCCl4gaspolygateRFPowerFigure7-第二頁，共三十二頁。1. 雙井工藝2. 淺槽隔離工藝3. 多晶硅柵結(jié)構(gòu)工藝4. 輕摻雜漏(LDD)注入工藝5. 側(cè)墻的形成6. 源/漏（S/D）注入工藝7. 接觸孔的形成8. 局部互連工藝9. 通孔1和金屬塞1的形成10. 金屬1互連的形成11. 通孔2和金屬2的形成12. 金屬2互連的形成13. 制作金屬3、壓點及合金14. 參數(shù)測試PassivationlayerBondingpadmetalp+SiliconsubstrateLIoxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3

M-4Polygatep-Epitaxiallayerp+ILD-6LImetalViap+p+n+n+n+2314567891011121314CMOS制作步驟

Figure7-第三頁，共三十二頁。一、雙井工藝

n-wellFormation

1）外延生長

2）厚氧化生長保護外延層免受污染；阻止了在注入過程中對硅片的過渡損傷；作為氧化物屏蔽層，有助于控制注入過程中雜質(zhì)的注入深度。

3）第一層掩膜

4）n井注入（高能）

5）退火Figure7-第四頁，共三十二頁。p-wellFormation

1）第二層掩膜

2）P井注入(高能)

3）退火Figure7-第五頁，共三十二頁。二、淺曹隔離工藝

STI槽刻蝕

1）隔離氧化層

2）氮化物淀積

3）第三層掩膜，淺曹隔離

4）STI槽刻蝕

（氮化硅的作用：堅固的掩膜材料，有助于在STI氧化物淀積過程中保護有源區(qū)；在CMP中充當(dāng)拋光的阻擋材料。）Figure7-第六頁，共三十二頁。STIOxideFill

1）溝槽襯墊氧化硅

2）溝槽CVD氧化物填充Figure7-第七頁，共三十二頁。STIFormation

1）淺槽氧化物拋光（化學(xué)機械拋光）

2）氮化物去除Figure7-第八頁，共三十二頁。三、PolyGateStructureProcess

晶體管中柵結(jié)構(gòu)的制作是流程當(dāng)中最關(guān)鍵的一步，因為它包含了最薄的柵氧化層的熱生長以及多晶硅柵的形成，而后者是整個集成電路工藝中物理尺度最小的結(jié)構(gòu)。

1）柵氧化層的生長

2）多晶硅淀積

3）第四層掩膜，多晶硅柵

4）多晶硅柵刻蝕Figure7-第九頁，共三十二頁。四、輕摻雜；漏注入工藝

隨著柵的寬度不斷減小，柵下的溝道長度也不斷減小。這就增加源漏間電荷穿通的可能性，并引起不希望的溝道漏電流。LDD工藝就是為了減少這些溝道漏電流的發(fā)生。

n-LDDImplant

1）第五層掩膜

2）n-LDD注入（低能量，淺結(jié)）Figure7-第十頁，共三十二頁。p-LDDImplant

1）第六層掩膜

2）P-

輕摻雜漏注入（低能量，淺結(jié)）Figure7-第十一頁，共三十二頁。五、側(cè)墻的形成

側(cè)墻用來環(huán)繞多晶硅柵，防止更大劑量的源漏（S/D）注入過于接近溝道以致可能發(fā)生的源漏穿通。

1）淀積二氧化硅

2）二氧化硅反刻Figure7-第十二頁，共三十二頁。六、源/漏注入工藝

n+Source/DrainImplant

1）第七層掩膜

2）n+源/漏注入Figure7-第十三頁，共三十二頁。p+Source/DrainImplant

1)第八層掩膜

2）P＋源漏注入（中等能量）

3）退火Figure7-第十四頁，共三十二頁。七、接觸（孔）的形成

鈦金屬接觸的主要步驟

1）鈦的淀積

2）退火

3）刻蝕金屬鈦Figure7-第十五頁，共三十二頁。八、局部互連工藝

LI氧化硅介質(zhì)的形成

1）氮化硅化學(xué)氣相淀積

2）摻雜氧化物的化學(xué)氣相淀積

3）氧化層拋光（CMP）

4）第九層掩膜，局部互連刻蝕Figure7-第十六頁，共三十二頁。LI金屬的形成

1)金屬鈦淀積（PVD工藝）

2）氮化鈦淀積

3）鎢淀積

4）磨拋鎢(化學(xué)機械工藝平坦化)Figure7-第十七頁，共三十二頁。作為嵌入LI金屬的介質(zhì)的LI氧化硅Figure7-第十八頁，共三十二頁。九、通孔1和鎢塞1的形成

通孔1形成

1）第一層層間介質(zhì)氧化物淀積

2）氧化物磨拋

3）第十層掩膜，第一層層間介質(zhì)刻蝕Figure7-第十九頁，共三十二頁。鎢塞1的形成

1）金屬淀積鈦阻擋層（PVD）

2）淀積氮化鈦（CVD）

3）淀積鎢（CVD）

4）磨拋鎢Figure7-第二十頁，共三十二頁。多晶硅、鎢LI和鎢塞的SEM顯微照片

PolysiliconTungstenLITungstenplugMag.17,000XFigure7-第二十一頁，共三十二頁。十、第一層金屬互連的形成

1）金屬鈦阻擋層淀積（PVD）

2）淀積鋁銅合金（PVD）

3）淀積氮化鈦（PVD）

4）第十一層掩膜，金屬刻蝕Figure7-第二十二頁，共三十二頁。第一套鎢通孔上第一層金屬

的SEM顯微照片MicrographcourtesyofIntegratedCircuitEngineeringTiNmetalcapMag.17,000XTungstenplugMetal1,AlFigure7-第二十三頁，共三十二頁。十一、通孔2和鎢塞2的形成

制作通孔2的主要步驟

1）ILD-2間隙填充

2）ILD-2氧化物淀積

3）ILD-2氧化物平坦化

4）第十二層掩膜，ILD-2刻蝕Figure7-第二十四頁，共三十二頁。制作第二層鎢塞的主要步驟

1）金屬淀積鈦阻擋層(PVD)

2）淀積氮化鈦(CVD)

3）淀積鎢（CVD）

4）磨拋鎢Figure7-第二十五頁，共三十二頁。第一套鎢通孔上第一層金屬

的SEM顯微照片MicrographcourtesyofIntegratedCircuitEngineeringTiNmetalcapMag.17,000XTungstenplugMetal1,AlFigure7-第二十六頁，共三十二頁。十二、第二層金屬互連的形成

1）淀積、刻蝕金屬2

2）填充第三層層間介質(zhì)間隙

3）淀積、平坦化ILD-3氧化物

4）刻蝕通孔3，淀積鈦/氮化鈦、鎢，平坦化Figure7-第二十七頁，共三十二頁。十三、制作第三層金屬直到制作壓點和合金

重復(fù)工藝制作第三層和第四層金屬后，完成第四層金屬的刻蝕，緊接著利用薄膜工藝淀積第五層層間介質(zhì)氧化物（ILD-5）(見下圖)。由于所刻印的結(jié)構(gòu)比先前工藝中形成的0.25μm尺寸要大很多，所以這一層介質(zhì)不需要化學(xué)機械拋光。工藝的最后一步包括再次生長二氧化硅層（第六層層間介質(zhì)）以及隨后生長頂層氮化硅。這一層氮化硅稱為鈍化層。其目的是保護產(chǎn)品免受潮氣、劃傷以及沾污的影響。十四、參數(shù)測試Figure7-第二十八頁，共三十二頁。十四、參數(shù)測試

硅片要進行兩次測試以確定產(chǎn)品的功能可靠性：第一次測試在首層金屬刻蝕完成后進行，第二次是在完成芯片制造的最后一步工藝后進行。Figure7-第二十九頁，共三十二頁。整個0.18mm的CMOS剖面PassivationlayerBondingpadmetalp+SiliconsubstrateLIoxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3

M-4Polygatep-Epitaxiallayerp+n+ILD-6LImetalViap+p+n+n+Figure7-第三十頁，共三十二頁。微處理器剖面的SEM顯微照片MicrographcourtesyofIntegratedCircuitEngineeringMag.18,250XFigure7-第三十一頁，共三十二頁。內(nèi)容總結(jié)第七章COMSIC制造工藝流程。2. 描述CMOS制造工藝14個步驟的主要目的。4. 討論每一步CMOS制造流