SoPC在復合信號幅頻測試儀的應用-設計應用

精品文檔-下載后可編輯SoPC在復合信號幅頻測試儀的應用-設計應用

在各行各業(yè)的測試應用中，復合信號扮演著極為重要的作用。但信號源具有許多不同的類型，不同類型的復合信號在功能和特性上各不相同，分別適用于許多不同的應用。復合信號幅頻測試儀，在兼?zhèn)漕l譜分析儀功能的前提下，解決了其對于復合信號各頻率分量不能智能識別以及對信號幅頻測量的精度普遍不高的難題。本文結合SoPC在數字信號處理領域并行性、靈活性的優(yōu)勢,通過對包含兩個單頻分量的復合信號的幅頻測試，給出了一套基于SoPC的復合信號幅頻測試的解決方案，終在AlteraDE1開發(fā)平臺上驗證。

1系統(tǒng)工作原理

復合信號幅頻測試系統(tǒng)是閉環(huán)反饋的測試系統(tǒng)，通過多次采樣運算的方法來實現測量。其原理框架圖如圖1所示。

對采樣信號進行漢明窗加載處理，信號頻譜能量泄露的問題得到有效解決[3].但是由于FFT本身點數的限制，存在著柵欄效應，即存在分辨頻率ΔF:

假設輸入信號是頻率為f0的正弦信號s（t），由于加入Hamming窗后，s（t）的頻譜序列主瓣滿足漢明窗頻譜函數W（ω）[4],W（ω）函數的極值點是真實的頻率點。假設真實極值點為k,設k向下取整點為FFT所得序列的極值點設為k′，則次極值點為k點向上取整點，設為k″。由此可得，極值點k的左右兩側的頻譜序列值之比為：

2系統(tǒng)方案實現

System-on-a-Programmable-Chip,即可編程片上系統(tǒng)。用可編程邏輯技術把整個系統(tǒng)放到一塊硅片上，稱作SOPC.可編程片上系統(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。SOPC設計技術涵蓋了嵌入式系統(tǒng)設計技術的全部內容，除了以處理器和實時多任務操作系統(tǒng)（RTOS）為中心的軟件設計技術、以PCB和信號完整性分析為基礎的高速電路設計技術以外，SOPC還涉及目前以引起普遍關注的軟硬件協(xié)同設計技術。

本系統(tǒng)在SoPC中嵌入一個NiosII軟核，用來進行系統(tǒng)的整體控制和部分數字信號處理任務。NiosII軟核選用全功能型CPU核，在100MHz系統(tǒng)時鐘下，擁有101DMIPS的運算性能。SoPC內部框架圖如圖2所示。其中ADC采樣緩存組件和DDS復合信號重建組件為自定義組件。

2.1ADC采樣緩存組件設計

ADC,Analog-to-DigitalConverter的縮寫，指模/數轉換器或者模擬/數字轉換器。真實世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉換成更容易儲存、處理和發(fā)射的數字形式。模/數轉換器可以實現這個功能，在各種不同的產品中都可以找到它的身影。

在NiosII微處理器監(jiān)控下，ADC采樣緩存組件完成指定頻率下ADC采樣、緩存和漢明窗加載的功能，有效節(jié)約了NiosIICPU時間，提高了SoPC系統(tǒng)的數據處理性能。其內部框圖如圖3所示。每采樣滿256個點后，ADC采樣緩存組件會向NiosII發(fā)出中斷，這時NiosII通過DMA組件進行數據的讀取。由于將512單元16bit的SRAM分成2個256單元SRAM塊，所以ADC采樣數據的緩存與DMA組件數據的讀取互不干擾，可以同時進行。

2.2DDS復合信號重建組件設計

DDS同DSP（數字信號處理）一樣，是一項關鍵的數字化技術。DDS是直接數字式頻率合成器（DirectDigitalSynthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優(yōu)點，廣泛使用在電信與電子儀器領域，是實現設備全數字化的一個關鍵技術。目前，常見的信號源類型包括任意波形發(fā)生器，函數發(fā)生器，RF信號源，以及基本的模擬輸出模塊。信號源中采用DDS技術在當前的測試測量行業(yè)已經逐漸稱為一種主流的做法。

在外部DAC、有源低通濾波電路的配合下，DDS復合信號重建組件可以完成用戶指定頻率及幅度下的單頻信號或者包含兩個單頻分量的復合信號的生成，生成信號的頻率范圍為1Hz~100kHz,頻率分辨率小于1E-6,幅度步進1mV.DDS復合信號重建組件生成復合頻率信號，其中主信號頻率為15kHz,幅度為1000mV,次信號頻率為100kHz,幅度為250mV.

2.3系統(tǒng)軟件設計

復合信號幅頻測試儀的軟件系統(tǒng)由NiosII下位機部分和VB上位機部分組成。本文只對本系統(tǒng)IQMath運算庫設計、復合信號處理算法等較為關鍵部分進行闡述。

2.3.1基于NiosII定點數軟核的IQMath運算庫設計

TI公司IQMath函數庫運用，使得該公司定點數DSP在浮點數運算上擁有了與浮點數DSP幾乎相同的運算效率[7].與TI公司定點數DSP一樣，NiosII軟核擁有強大的定點數運算能力，包括單指令桶型移位寄存器、單指令進行32×32bit乘除法得到32位結果、計算64位和128位乘積專用指令等功能。因此，本文專門為NiosII定點數軟核編寫了基于NiosII軟核的IQMath庫，通過定點數運算來等效浮點數運算，使得在現有NiosII的軟核上進行高效率、高實時性的DSP運算得以實現。目前已經完成了基于NiosII軟核的IQMath庫的部分常用函數設計，如表1所示。

在全功能NiosII軟核（系統(tǒng)時鐘100MHz）的模式下，通過基于NiosII軟核IQMath庫的運用，8196點的FFT的運算時間由原來傳統(tǒng)浮點型運算所需要的1.02s變?yōu)榱爽F在模式下的75ms,運算速度提高了13.6倍。本方法與目前常見的在NiosII軟核中嵌入自定義浮點數運算核（用戶自定義指令）相比，雖然運算的速度較后者略有下降，但是有效節(jié)約了硬件資源，同時軟件程序的可移植性、通用性得到提高。

2.3.2復合信號處理算法

復合信號處理算法完成對采樣數據的分析處理，并且終獲得主、次信號的頻率、幅度信息，其算法流程如圖4所示。在一些特殊情況下，對算法進行了專門處理，以提高系統(tǒng)性能。

（1）、頻率點處理

當復合信號中較高頻率分量與較低頻率分量的頻率比值大于兩個數量級時，頻譜序列中較小頻率分量趨向于0點并受到直流量等諸多因數的影響，進而導致對其測量精度的惡化。本系統(tǒng)采用了欠采樣的方法處理這種情況。根據采樣定理，只要采樣頻率fs為：

其中K為非負整數，可以保證較高頻率分量位于頻譜序列的高頻π處，而對于低頻信號就可以通過增加K的值獲得足夠低的分辨頻率，進而實現對較小頻率分量的計算。

（2）頻率分辨率實現

由于主、次信號的頻率分辨需要至少2.5個分辨頻率的間隔，在首次250kHz的定頻率采樣以后，系統(tǒng)將根據目前信號的測試數據降低再進行頻率采樣，一般定為大于較大頻率點2.5倍的ΔF整數倍數，進而減少主信號對次信號的頻譜干擾，提高系統(tǒng)測量的精度值。

3系統(tǒng)指標測試

在系統(tǒng)評測中，本系統(tǒng)測量信號反應時間為1.5s,頻率分辨范圍為10Hz~100kHz;主信號測量頻率平均誤差為2.1E-6,主信號測量幅度平均誤差為0.136%;次信號測量頻率平均誤差為4.7E-6,次信號測量幅度平均誤差為0.674%;在滿足系統(tǒng)要求精度的前提下，頻率分辨率0.08%;生成指定正弦信號平均頻率誤差為1.6E-7,平均幅度誤差為0.34%.本系統(tǒng)與目前常見的AT5010頻譜分析儀相比，除了具備對于復合信號分辨的功能外，在頻率測量精度上也有著明顯的優(yōu)勢。

本文根據復合頻率信號的特點設計了一種基于SoPC的復合信號幅頻測試儀，實現