數(shù)字電路第五章 鎖存器 觸發(fā)器

數(shù)字電路第五章鎖存器觸發(fā)器第1頁，共62頁，2023年，2月20日，星期六教學基本要求1、掌握各類觸發(fā)器的功能和電路簡化表示。

2、掌握各類觸發(fā)器的特性方程。3、熟悉各類觸發(fā)器的電路結(jié)構(gòu)并能分析其工作原理。第5章鎖存器和觸發(fā)器第2頁，共62頁，2023年，2月20日，星期六第5章鎖存器和觸發(fā)器5.1雙穩(wěn)態(tài)存儲單元電路5.1.1雙穩(wěn)態(tài)的概念1、雙穩(wěn)態(tài)的物理模型2、穩(wěn)態(tài)和介穩(wěn)態(tài)5.1.2雙穩(wěn)態(tài)存儲單元電路1、電路結(jié)構(gòu)2、邏輯狀態(tài)分析11G1G2vi1vi2圖5.1.2雙穩(wěn)態(tài)存儲單元電路第3頁，共62頁，2023年，2月20日，星期六11G1G2vi1vi22、邏輯狀態(tài)分析（1）若Q=0，則Q=1，Q=1，保證了Q=0。形成了第一種穩(wěn)態(tài)（2）若Q=1，則Q=0，Q=0，保證了Q=1。形成了第二種穩(wěn)態(tài)3、模擬特性分析vo1vi1(vi2)(vo2)daecbvo1vo2有3個交點(平衡點):M(穩(wěn)態(tài))、N(穩(wěn)態(tài))、P(介穩(wěn)態(tài))PMN兩種穩(wěn)態(tài)之一一旦出現(xiàn)，都可長期保持，固稱為雙穩(wěn)態(tài)電路。G1傳輸特性G2傳輸特性第4頁，共62頁，2023年，2月20日，星期六5.2鎖存器鎖存器:是一種對脈沖電平敏感的存儲單元電路（2）邏輯符號G1G2QQSR≥1≥1觸發(fā)器:是一種對脈沖邊沿敏感的存儲電路5.2.1SR鎖存器QRSQ1、基本SR鎖存器（1）電路（3）由圖得邏輯表達式Q=R+QQ=S+Q第5頁，共62頁，2023年，2月20日，星期六SRQQ鎖存器狀態(tài)00不變不變保持01010101011100不確定（3）邏輯表達式（4）功能表（表5.2.1）Q=R+QQ=S+Q

可見：正常工作時，輸入信號要滿足SR=0的約束條件，即S=R=1是不允許的。

基本的SR鎖存器具有保持、置0、置1功能。第6頁，共62頁，2023年，2月20日，星期六保持第7頁，共62頁，2023年，2月20日，星期六例5.2.1圖5.2.1（a）中基本RS鎖存器的S、R端的輸入波形如圖5.2.3虛線上邊所示，試畫出Q和Q的波形。第8頁，共62頁，2023年，2月20日，星期六第9頁，共62頁，2023年，2月20日，星期六①電路結(jié)構(gòu)（5a）用與非門組成的基本SR鎖存器G1&&G2②邏輯符號SRQQSR④功能表可見：輸入SR為00時，鎖存器處于不確定態(tài)；約束條件為：或S＋R=11010不變不變1111000101QQSR③邏輯表達式Q=SQQ=RQ第10頁，共62頁，2023年，2月20日，星期六③邏輯表達式①電路結(jié)構(gòu)（5b）用與非門組成的基本SR鎖存器②邏輯符號SRQQSR④功能表1010不變不變1111000101QQSR可見：輸入為0,0時，鎖存器處于不確定態(tài)；約束條件為：或S＋R=1第11頁，共62頁，2023年，2月20日，星期六

例5.2.2運用基本RS鎖存器，消除機械開關(guān)觸點抖動引起的脈沖輸出。（a）開關(guān)在t0時斷開，t1時接通；（b）實際輸出波形第12頁，共62頁，2023年，2月20日，星期六

例5.2.2運用基本RS鎖存器，消除機械開關(guān)觸點抖動引起的脈沖輸出。（a）電路（b）波形圖S離開B時S打到A時第13頁，共62頁，2023年，2月20日，星期六2、邏輯門控SR鎖存器（1）電路結(jié)構(gòu)及邏輯符號&≥1≥1&G1G4G3G2Q3Q4QQRSEE為控制信號，一般為時鐘脈沖。（b）邏輯符號（a）電路結(jié)構(gòu)Q1R1SC1QESR（2）電路的工作原理當E=0時，鎖存器狀態(tài)不受SR影響；E=1時，鎖存器狀態(tài)由SR決定。邏輯符號中1R、1S受C1控制，約束條件仍為：SR=0。第14頁，共62頁，2023年，2月20日，星期六QQ4例5.2.3邏輯門控SR鎖存器的E，S，R的波形如圖所示，鎖存器的原始狀態(tài)為Q=0，Q=1，試畫出：Q3,Q4，Q和Q的波形。&≥1≥1&G1G4G3G2Q3Q4QQRSEQ3ESR該電路很少直接應(yīng)用，但是重要的基本單元電路第15頁，共62頁，2023年，2月20日，星期六5.2.2D鎖存器Q1DC1QED（1）電路結(jié)構(gòu)(圖5.2.10）（2）邏輯符號（3）功能表01不變Q10×D置1置0保持功能10不變Q110E1、邏輯門控D鎖存器&≥1≥1&G1G4G3G2Q3Q4QQRSEDG51第16頁，共62頁，2023年，2月20日，星期六2、傳輸門控D鎖存器（1）邏輯電路(圖5.2.11）11ECCG3G41G1G2DCCCC1TGTGTG1TG2（2）工作原理1G1G2D1TG2TG11G1G2D1TG2TG1①當E=1時，TG1導通，TG2斷開，Q=D；②當E=0時，TG1斷開，TG2導通，D被封鎖，Q保持，為雙穩(wěn)。第17頁，共62頁，2023年，2月20日，星期六11ECCG3G41G1G2DCCCC1TGTGTG1TG2①當E=1時，Q=D；②當E=0時，Q保持。例5.2.4圖5.2.11（a）電路的輸入信號D、E的波形如圖所示，試畫出Q和Q的波形。解：由前分析知道：據(jù)此可畫出Q和Q的波形第18頁，共62頁，2023年，2月20日，星期六3、D鎖存器的動態(tài)特性（1）定時圖建立時間tSU:表示D信號對E下降沿的最少時間提前量。EQtＳＵDtWtPLHtHtPHL（２）說明保持時間tH:表示D信號在E電平下降后需要保持的最少時間。脈沖寬度tW:表示保證D信號正確傳送對E信號最小寬度的要求。傳輸延遲時間tPLH和tPLH:表示D、E信號作用后Q（或Q）響應(yīng)的最大延遲時間。第19頁，共62頁，2023年，2月20日，星期六4、典型集成電路中規(guī)模集成CMOS八D鎖存器(74HC/HCT373)傳輸門控D鎖存器第20頁，共62頁，2023年，2月20日，星期六表5.2.474HC/HCT373的功能表高阻×H××鎖存和禁止輸出LHLH

LLL※LLH※鎖存和讀鎖存器LHLHLHLLHH使能和讀鎖存器（傳送模式）QNDNLEOE輸出內(nèi)部鎖存器狀態(tài)輸入工作模式注：DN和QN的下標表示第位鎖存器。L※和H※表示門控電平LE由高變低之前瞬間DN的電平。第21頁，共62頁，2023年，2月20日，星期六5.3觸發(fā)器

D鎖存器在E=1期間更新狀態(tài)，此期間輸出隨輸入變化。ECPCP有上升沿觸發(fā)下降沿觸發(fā)CPCP在時鐘脈沖邊沿作用下的狀態(tài)刷新稱為觸發(fā)；具有這種特性的存儲單元電路稱為觸發(fā)器.觸發(fā)器主要有三種：主從觸發(fā)器維持阻塞觸發(fā)器傳輸延遲觸發(fā)器第22頁，共62頁，2023年，2月20日，星期六5.3.1主從觸發(fā)器主從觸發(fā)器由兩級鎖存器構(gòu)成，其中一級接收輸入信號，其狀態(tài)直接由輸入信號決定，稱為主鎖存器還有一級的輸入與主鎖存器的輸出連接，其狀態(tài)由主鎖存器的狀態(tài)決定，稱為從鎖存器。1、電路組成1G3G4CCCC1TGTGTG3TG41G1G2DCCCC1TGTGTG1TG2主鎖存器從鎖存器1CPCCG3G4第23頁，共62頁，2023年，2月20日，星期六2、工作原理①當CP=0時，TG1導通，TG2斷開，信號進入主鎖存器，Q’=D；同時TG3斷開，TG4導通，從鎖存器維持，Q不變。②當CP從0跳到1時，TG1斷開，斷開了D與主鎖存器的聯(lián)系；同時TG2導通，主鎖存器保持。這時TG3導通，TG4斷開，將Q’傳到Q端,使Q=D

。1G3G4CCCC1TGTGTG3TG41G1G2DCCCC1TGTGTG1TG2主鎖存器從鎖存器1CPCCG3G4第24頁，共62頁，2023年，2月20日，星期六2、工作原理①當CP=0時，TG1導通，TG2斷開，信號進入主鎖存器，Q’=D；同時TG3斷開，TG4導通，從鎖存器維持，Q不變。②當CP從0跳到1時，TG1斷開，斷開了D與主鎖存器的聯(lián)系；同時TG2導通，主鎖存器保持。這時TG3導通，TG4斷開，將Q’傳到Q端,使Q=D

。3、D觸發(fā)器的特性方程（CP上升沿有效↑）可見，從鎖存器在工作中總是跟隨主鎖存器的狀態(tài)變化，因之稱為“主從”觸發(fā)器。而功能上屬于脈沖邊沿作用引起狀態(tài)刷新，固稱為D觸發(fā)器。如以Qn+1表示CP信號上升沿到達后觸發(fā)器的狀態(tài)，則有：稱為D觸發(fā)器的特性方程。第25頁，共62頁，2023年，2月20日，星期六4、典型集成電路（3）邏輯符號（2）原理（74HC/HCT74)（1）內(nèi)部電路（74HC/HCT74)≥1G1G2DCCCCTGTGTG1TG211≥11≥1G3G4CCCCTGTGTG3TG4≥11111CPCCG3G4SD置位端，RD復(fù)位端，有優(yōu)先權(quán)；非號是低電平有效。當CP上升沿有效。第26頁，共62頁，2023年，2月20日，星期六（4）74HC/HCT74的功能表10×××D10101Qn+1Qn+1CPRDSD0111011001↑↑×××11010輸出輸入表5.3.174HC/HCT74的功能表約束：第27頁，共62頁，2023年，2月20日，星期六5.3.2維持阻塞觸發(fā)器1、電路組成CPD&&&&G5G6QQ&&&&G1G2Q1&&&&G3G4Q2Q3Q4置1維持線置0阻塞線置1阻塞、置0維持線2、工作原理

(2)CP由0到1后瞬間，G2G3打開，Q2Q3由G1G4輸出狀態(tài)決定，Qn+1=D。

(3)CP=1期間，觸發(fā)器狀態(tài)不受D的影響。當Q=1時Q2=0，將G1封鎖，維持Q2=0，從而維持Q=1，稱置1維持線；將G3封鎖，Q3=1也不會變，從而阻塞了D輸入的置0信號，稱置0阻塞線。當Q=0時Q3=0，將G4封鎖，既而阻塞了D=1信號，Q4=1與CP=1、Q2=1維持Q3=0稱置1阻塞、置0維持線。

(1)CP=0時，G2G3被封鎖，輸出Q狀態(tài)不變。Q2Q3使G1G4打開，Q4=D,Q1=D。第28頁，共62頁，2023年，2月20日，星期六（1）CP=0時，觸發(fā)器的狀態(tài)不變?？山邮招盘朌。（2）當CP由0變1時觸發(fā)器翻轉(zhuǎn)。Qn+1=D。（3）觸發(fā)器翻轉(zhuǎn)后，在CP=1時輸入信號被封鎖。觸發(fā)器的狀態(tài)不變。該觸發(fā)器是在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)器翻轉(zhuǎn)，正跳沿后輸入即被封鎖，三步都是在正跳沿前后完成.工作原理歸納第29頁，共62頁，2023年，2月20日，星期六3、典型集成電路

74LS74、74F74（TTL集成）CPD&&&&G5G6QQ&&&&G1G2Q1&&&&G3G4Q2Q3Q4SDRD右圖為74F74電路，是在圖5.3.5的基礎(chǔ)上增加直接置1端和直接置0端構(gòu)成。直接置1端直接置0端第30頁，共62頁，2023年，2月20日，星期六5.3.3利用傳輸延遲的觸發(fā)器1、邏輯電路2、邏輯符號G12G11G13G4G3G23G22G21&&&&&&QQ≥1≥1CPJKSRJK觸發(fā)器1J1KCPC1QQJK第31頁，共62頁，2023年，2月20日，星期六3、工作原理觸發(fā)器狀態(tài)不變，處于穩(wěn)態(tài)。G12G11G13G4G3G23G22G21&&&&&&QQ≥1≥1CPJKSR011000000

G13、G23打開

，Q狀態(tài)不變。設(shè)觸發(fā)器的前狀態(tài)為Qn，由圖可得

(1)CP=0時，封鎖G12、G22、G3、G4，JK被鎖；

(2)CP由0變1后瞬間，G12、G22搶先打開，G11、G21仍鎖定，輸出不變。延遲一段時間，J、K經(jīng)G3、G4

起作用。觸發(fā)器狀態(tài)不變第32頁，共62頁，2023年，2月20日，星期六同時：可見：無論J、K為何值，若Qn=1，則S=1；若Qn=0，則R=1，即S、R不可能同時為0。電路已接收了J、K。S=JQn、R=KQn仍作用于G13

、G23

的輸入端。在S，R尚未來得及變化的期間，由于G12、G22輸出為0，輸出的SR鎖存器的輸出狀態(tài)由S、R確定(右圖為此時的等效電路)，觸發(fā)器的狀態(tài)將依JK轉(zhuǎn)換。隨著G3、G4延遲的結(jié)束，S=R=1，觸發(fā)器回到(1)的情況。

(3)CP由1變

0后的瞬間，G12、G22搶先關(guān)閉，G3、G4

兩門的延遲使&&QQS=JQnR=KQn第33頁，共62頁，2023年，2月20日，星期六觸發(fā)后的輸出狀態(tài)為:整理得：這就是JK觸發(fā)器的特性方程:時鐘脈沖CP取非,說明是下降沿觸發(fā)(↓)由于這種觸發(fā)器的狀態(tài)轉(zhuǎn)換發(fā)生在時鐘脈沖由1變0瞬間，為區(qū)別下降沿到來前后觸發(fā)器的狀態(tài)，以Qn表示觸發(fā)器現(xiàn)在的狀態(tài)，以Qn+1表示觸發(fā)器下一個狀態(tài)，則由等效圖得&&QQS=JQnR=KQn第34頁，共62頁，2023年，2月20日，星期六4、典型集成電路74F系列TTL電路JK觸發(fā)器，見P.222圖與原理電路相比，改變了門電路的位置，增加了置位(置1)端和復(fù)位（置0）端74F11274F112芯片含有兩個JK觸發(fā)器第35頁，共62頁，2023年，2月20日，星期六4、典型集成電路邏輯符號：1SD2SD1Q2RD2K1CP1K2J1J2CP1RD2Q2Q1Q1JC11KSR74F112的國標邏輯符號（引腳見右圖5.3.10)圖5.3.10

74F112的國標邏輯符號第36頁，共62頁，2023年，2月20日，星期六HHHHHHLHRD××CPH

LL××JLHL××KLHHLHLLHQn+1輸出HHHHHLSD輸入Qn+1HH×××LL表5.3.274F112功能表第37頁，共62頁，2023年，2月20日，星期六5.3.4觸發(fā)器的動態(tài)特性動態(tài)特性:反映觸發(fā)器對輸入信號和時鐘信號之間的時間要求,以及輸出對時鐘響應(yīng)的延遲時間。CPQtＳＵDtWtPLHtHtPHLtPHLtPLHTcminQ(1)建立時間tSU(2)保持時間tＨ(3)傳輸延遲時間tPLH和tPHL

(4)觸發(fā)脈沖寬度tW(5)最高觸發(fā)頻率fcmaxfcmax=1/Tcmin第38頁，共62頁，2023年，2月20日，星期六5.4觸發(fā)器的邏輯功能

一、幾種觸發(fā)器

通常分為：D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、SR觸發(fā)器等幾種。

以時鐘脈沖的觸發(fā)沿到來為界，觸發(fā)沿到來前觸發(fā)器的狀態(tài)稱為現(xiàn)態(tài)Qn，而觸發(fā)沿觸發(fā)后的狀態(tài)稱為次態(tài)Qn+1。(1)DQQCP1DC1TQQCP1TC1JQQCP1JC1K1KSQQCP1SC1R1R(2)(4)(3)邏輯功能：是觸發(fā)器的次態(tài)與現(xiàn)態(tài)、輸入信號的邏輯關(guān)系?？捎锰匦员?、特性方程或狀態(tài)圖來描述。第39頁，共62頁，2023年，2月20日，星期六D=1D=0二、D觸發(fā)器2、特性方程：邏輯功能的邏輯表達式描述。QnDQn+1000011100111011、特性表：邏輯功能的真值表描述。Qn+1=D3、D觸發(fā)器狀態(tài)圖：邏輯功能的狀態(tài)圖表示。D=1D=0第40頁，共62頁，2023年，2月20日，星期六J=×K=0J=0K=×三、JK觸發(fā)器2、JK觸發(fā)器特性方程QnJKQn+100000010010101111001101011011110011、特性表3、D觸發(fā)器狀態(tài)圖J=1K=×J=×K=1第41頁，共62頁，2023年，2月20日，星期六例5.4.1設(shè)下降沿觸發(fā)的JK觸發(fā)器時鐘脈沖和J、K信號的波形如圖5.4.4中虛線上部所示，試畫出輸出端Q的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。解：根據(jù)特性表、邏輯表達式或狀態(tài)圖都可畫出Q端的波形，如圖5.4.4虛線下部所示。第42頁，共62頁，2023年，2月20日，星期六T=0T=0四、T觸發(fā)器2、T觸發(fā)器特性方程QnTQn+1000011101110011、特性表3、T觸發(fā)器狀態(tài)圖T=1T=1T=1時為計數(shù)態(tài)，T=0為保持態(tài)。第43頁，共62頁，2023年，2月20日，星期六4、T’觸發(fā)器(2)T’觸發(fā)器特性方程QnT’Qn+101111001(1)特性表(3)T’觸發(fā)器狀態(tài)圖T’=1T’=1(4)T’觸發(fā)器邏輯符號CPC1QQ第44頁，共62頁，2023年，2月20日，星期六S=×R=0S=0R=×五、SR觸發(fā)器2、SR觸發(fā)器特性方程QnSRQn+1000000100101011不確定100110101101111不確定011、特性表3、SR觸發(fā)器狀態(tài)圖S=1R=0S=0

R=1可見：用JK觸發(fā)器可實現(xiàn)SR觸發(fā)器的功能。第45頁，共62頁，2023年，2月20日，星期六六、D觸發(fā)器功能的轉(zhuǎn)換1、D觸發(fā)器構(gòu)成JK觸發(fā)器電路:JQQCP1DC11&≥1&K第46頁，共62頁，2023年，2月20日，星期六2、D觸發(fā)器構(gòu)成T觸發(fā)器電路:QQCP1DC1=TQQCP1DC1=1T3、D觸發(fā)器構(gòu)成T’觸發(fā)器QQCP1DC1(1)用異或門實現(xiàn)(2)用同或門實現(xiàn)第47頁，共62頁，2023年，2月20日，星期六（1）鎖存器和觸發(fā)器都是具有存儲功能的邏輯電路，是構(gòu)成時序電路的基本邏輯單元。每個鎖存器或觸發(fā)器都能存儲1位二值信息，所以又稱為存儲單元或記憶單元。（2）鎖存器是對脈沖電平敏感的電路，它們在一定電平作用下改變狀態(tài)。（3）基本SR鎖存器由輸入信號電平直接控制其狀態(tài)，傳輸門控或邏輯門控鎖存器在使能電平作用期間由輸入信號決定其狀態(tài)，狀態(tài)隨輸入信號變化而變化。（4）觸發(fā)器是對時鐘脈沖邊沿敏感的電路，根據(jù)不同的電路結(jié)構(gòu)，它們在時鐘脈沖上升沿或下降沿作用下改變狀態(tài)。（5）觸發(fā)器按邏輯功能分類有D觸發(fā)器、JK觸發(fā)器、T(T′)觸發(fā)器和SR觸發(fā)器。它們的功能可用特性表、特性方程和狀態(tài)圖來描述。每一種邏輯功能的觸發(fā)器都可以通過增加門電路和適當?shù)耐獠窟B線轉(zhuǎn)換為其他功能的觸發(fā)器。小結(jié)第48頁，共62頁，2023年，2月20日，星期六作業(yè)

P238：5.2.5;5.3.1;

5.4.1;5.4.3;5.4.6;第49頁，共62頁，2023年，2月20日，星期六第五章習題課第50頁，共62頁，2023年，2月20日，星期六5.2.3由與或非門組成的SR鎖存器如圖題5.2.3所示，試分析其工作原理并列出功能表。第51頁，共62頁，2023年，2月20日，星期六保持保持01不確定不變不變100不變不變010×0101×001101111鎖存器狀態(tài)QQRSE圖5.2.3功能表解：圖題5.2.3中的鎖存器，當E=0時，無論輸入端S、R邏輯值如何變化，其輸出都維持原來狀態(tài)不變；當E=1時，其輸出跟隨S、R邏輯值的變化而變化。它的功能表如圖5.2.3功能表所示。第52頁，共62頁，2023年，2月20日，星期六

5.2.4圖題5.2.3所示鎖存器的E、R、S端的輸入信號波形如圖題5.2.4所示，試畫出Q和Q端的波形，設(shè)初態(tài)Q=0。第53頁，共62頁，2023年，2月20日，星期六解：從初態(tài)Q=0開始，按照圖題5.2.4所示波形，根據(jù)圖5.2.3功能表，推導出輸出端Q和Q的波形，如圖題解5.2.4所示。圖題解5.2.4保持保持01不確定不變不變100不變不變010×0101×001101111鎖存器狀態(tài)QQRSE圖5.2.3功能表Q第54頁，共62頁，2023年，2月20日，星期六解：由教材P215功能表，先用傳送模式，LE＝1，更新狀態(tài)，然后LE＝0把新狀態(tài)鎖存。設(shè)計電路如圖（a），要求的波形如圖（b）。第55頁，共62頁，2023年，2月20日，星期六

5.4.5電路如圖題5.4.5所示，設(shè)各觸發(fā)器的初態(tài)為0，畫出在CP脈沖作用下Q端的波形。圖題5.4.5第56頁，共62頁，2023年，2月20日，星期六

解:由JK觸發(fā)器的特性方程，對照圖題5.4.5各觸發(fā)器電路可得各圖的特性方程：由方程可畫出各觸發(fā)器Q波形如右：第57頁，共62頁，2023年，2月20日，星期六

5.4.7邏輯電路如圖題5.4.7所示，已知CP和A的波形，畫出觸發(fā)器Q端的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。解：分析：時鐘脈沖的變化一方面使Q變化，另一方面Q和CP又引起清零R的變化導致Q變化，故綜合考慮，也畫出R波形。在Q=0時R=1,只有負跳變時Q才能變，而Q=1時，在=1時，R=0又使Q=0,一旦Q=0，R又立即變?yōu)?。結(jié)果如上圖。圖題5.4.7第58頁，共62頁，2023年，2月20日，星期六

5.4.10邏輯電路和輸入信號波形如圖題5.4.10所示，畫出各觸發(fā)器Q端向波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。解：圖題5.4.10中的R端是異步置零端，高電平有效，當R=1時Q=0。分別分析CP1和R1對Q1的影響及CP2和R2對Q2的影響，列出真值表，然后畫出如圖