數(shù)電知識要點

1/9數(shù)電學問要點規(guī)律代數(shù)根底學問要點一、二進制、十進制、十六進制數(shù)之間的轉換；二進制碼和BCD碼二、規(guī)律代數(shù)的三種根本運算以及5種復合運算的圖形符號、表達式和真值表：與、或、非，與非、或非、與或非、異或、同或。三、規(guī)律代數(shù)的根本公式和常用公式、根本規(guī)章規(guī)律代數(shù)的根本公式〔9個〕0·A=0，A·A=A，0+A=A，1+A=1，……規(guī)律代數(shù)常用公式：AABA消去律：AABAB ABABAABACBCABAC反演定律：ABAB ABAB ABABABAB根本規(guī)章：反演規(guī)章和對偶規(guī)章，四、規(guī)律函數(shù)的三種表示方法及其相互轉換規(guī)律函數(shù)的三種表示方法為：真值表、函數(shù)式、規(guī)律圖〔還可用波形圖、卡諾圖等表示〕會從這三種中任一種推出其它二種。五、規(guī)律函數(shù)的最小項表示法：最小項的定義和性質；六、規(guī)律函數(shù)的化簡：最簡與或表達式？1公式法對規(guī)律函數(shù)進展化簡2卡諾圖對規(guī)律函數(shù)化簡3例1.1 〔自己算一下〕利用公式法化簡: F(ABCD)ABCABADCBDFABCD)ABCABADCBDABABADCBD (ABCCABC)BADCBD (ABABB)BDADC (BBDBD)BDC (DADD)例1.2 約束條件為d(0248)解：函數(shù)Y的卡諾圖如下：AB0001111000××1×01×1111110×1CDYABDCD門電路學問要點一、三極管開、關狀態(tài)1、飽和、截止條件：截止：V V〔閾值，即死區(qū)電壓〕飽和：i I

I CS

，Ubc>0be T

B BS 2、反相器飽和、截止推斷二、根本門電路及其規(guī)律符號與門、或門、非門、與非門、或非門、異或門，同或門；輸出級構造：推拉式，OC〔集電極開路〕門或者OD〔漏極開路〕門，三態(tài)門OC/OD門及三態(tài)門的應用20.3~4 TTLCMOS門電路TTL晶體管規(guī)律〔電路CMOS即互補金屬氧化物半導體的英文縮寫其中74LS系列是TTL電路的代表，4000系列，74HCCMOS電路的代表。各自應用的主要特點：電源電壓：74LS系列：5V，4000系列：3~18V，74HC系列：2-6V。4000系列速度較慢，74LS和74HCCMOS電路輸入阻抗極高〔未使用的輸入端不能懸空，而帶負載力量較弱，規(guī)律擺幅大，功耗很小。TTL電路驅動電流較大，輸入端懸空相當于接高電平。OC/ODTSL三態(tài)門一般規(guī)律門電路的輸出級具備“推拉式”構造，故其輸出端不行直接相連。但三態(tài)門和OC門具有特別的輸出級構造〔參考P239~P24，所以OC線與于向總線上發(fā)送信息，以及雙向傳輸線等〔符號，應用特點〕三、門電路的特性〔了解〕1、電壓傳輸特性TTL〔74LS系列，Ucc=5V〕輸出高電平最低2.7V，典型3.6V。輸出低電平最高0.5V，典型0.3V。輸入高電平最低2V， 輸入低電平最高0.8V。dd CMOS〔4000系列U =3~18V，74HC系列2-6V〕輸出高電平接近U ，輸出低電平接近0dd 閾值電平大約等于Udd的一半。2〔輸入端電阻特性：對TTL門電路而言，輸入端通過電阻接地或低電尋常，由于輸入電流流過該電阻，會在電阻上產(chǎn)生壓降，當電阻大于開門電阻時，相當于規(guī)律高電平〕t3、噪聲容限NM 4、功耗mW 5、平均傳輸延遲時間tpd6、功耗延遲積A 7、扇出系數(shù)NO：一個門電路驅動同類門的最大數(shù)目組合規(guī)律電路學問要點一、組合規(guī)律電路：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關二、 組合規(guī)律電路的分析方法〔按步驟解題〕規(guī)律圖寫出規(guī)律函數(shù)式化簡真值表規(guī)律功能三、 假設干常用組合規(guī)律電路譯碼器〔74LS138，74LS139〕全加器〔真值表分析、一位數(shù)字比較器數(shù)據(jù)選擇器〔7415174153〕四、 組合規(guī)律電路設計方法〔按步驟解題〕12例3.1 試設計一個三位多數(shù)表決電路1274LS138實現(xiàn)34174LS153實現(xiàn)解：1.規(guī)律變量定義A、B、C為三個輸入變量，Y10表示不同意，輸出變量Y=1表示大事成立，Y=0表示大事不成立。依據(jù)題意列出真值表如表3.1所示 表3.1ABCY00000010010001111000101111011111寫出規(guī)律函數(shù)化簡：Y的最簡與或式為：YABBCAC用門電路與非門實現(xiàn)，畫出規(guī)律圖函數(shù)Y的與非-與非表達式為：YABBCAC規(guī)律圖如下：ABC

&& & Y&3—874LS138實現(xiàn)74LS138為低電平譯碼，故有Ymi i由真值表得出Y的最小項表示法為：Ym m m m3 5 6 7mm m m3 5 6 7YYY Y3 5 6 774LS138實現(xiàn)的規(guī)律圖如下：0A Y02A YC1 1CA Y0 2133 Y & Y13S Y1 S L Y41 7 50 S Y2 6SYS734174LS153實現(xiàn)74LS15341數(shù)據(jù)選擇器，由于該函數(shù)Y是三變量函數(shù)，故只需用一個41即可，441級連后才能實現(xiàn)74LS153輸出Y1的規(guī)律函數(shù)表達式為：YA1 1

AD0

AAD1 0

AAD1 0

AAD1 0 13三變量多數(shù)表決電路Y輸出函數(shù)為：YABCABCABCABC10 令A=A1，B=A0，C用D ~D 10 YAB0ABCABCAB1，∴D =0 D，∴10

=C ，11，

=C D =1，12 13，規(guī)律圖如下：1位全加器設計7413874153如何實現(xiàn)？1位二進制全減器呢？觸發(fā)器學問要點一、觸發(fā)器：能儲存一位二進制信號的單元5/9二、各類觸發(fā)器圖形符號，引腳排列圖、功能表和特征方程，口訣：JK： Qn1JQnKQnD： Qn1DT： Qn1TQnTQnT”： Qn1Qn三、 各類觸發(fā)器動作特點及波形圖畫法D 根本RS觸發(fā)器—— D 可控〔鐘控〕RS觸發(fā)器：在CP高電平期間R、S變化對輸出有影響邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP〔上升沿/下降沿〕瞬間的輸入信號狀態(tài)。T”觸發(fā)器：Q是CP的二分頻四、觸發(fā)器轉換D觸發(fā)器和JK觸發(fā)器轉換成TT’觸發(fā)器時序規(guī)律電路學問要點一、時序規(guī)律電路的組成特點：任一時刻的輸出信號不僅取決于該時刻的輸入信號，還和電路原狀態(tài)有關。時序規(guī)律電路由組合規(guī)律電路和存儲電路組成。二、同步時序規(guī)律電路的分析方法〔按步驟解題〕規(guī)律圖→寫出驅動方程→寫出狀態(tài)方程→寫出輸出方程→畫出狀態(tài)轉換圖三、典型時序規(guī)律電路數(shù)碼存放器和移位存放器。移位存放器的輸入輸出方式：用JK〔T〕觸發(fā)器構成二進制加法計數(shù)器構成方法。J0=K0=1 T0=1J0=K0=Q0 T1=Q0· ··Ji=Ki=Qi-1Qi-2

·Q1Q0 Ti=Qi-1Qi-2··Q1Q0集成計數(shù)器功能表的理解6/9— ——d4位同步二進制計數(shù)器74LS16R同步置數(shù)LD〔均低電平有效，CP上升沿計數(shù)，dET=EP1有效。功能表；異步二-五-十進制加計數(shù)器74LS290：有兩個清0端R R

19SS1有效，功能表；

01 02

9192用集成計數(shù)器組成的任意進制計數(shù)器清零法：假設集成計數(shù)器有清零端，則可掌握清零端來轉變計數(shù)器的模。假設是異步清零，則N進制計數(shù)器可用第N個狀態(tài)譯碼產(chǎn)生掌握信號掌握清零端，假設是同步清零，則用第N-1個狀態(tài)譯碼產(chǎn)生掌握信號，產(chǎn)生掌握信號時應留意清零端是高電平還是低電平有效。置數(shù)法：掌握預置端來轉變計數(shù)器的模。條件：計數(shù)器必需具有預置功能。假設是異步預置，則用第N個狀態(tài)譯碼產(chǎn)生掌握信號；假設是同步預置，則用第N-1個狀態(tài)譯碼產(chǎn)生掌握信號，也應留意預置端是高電平還是低電平有效。片間進位信號RCO存儲器和可編程規(guī)律器件學問要點一、半導體存儲器的分類及功能〔了解〕從功能上分二、半導體存儲器構造〔了解〕ROM、RAM構造框圖以及兩者差異三、RAM存儲器容量擴展位擴展：增加數(shù)據(jù)位數(shù)字擴展：增加存儲單元7/98/9555定時器及其應用學問要點重點：555電路及其應用一555組成多諧振蕩器6.5所示VCCVR 8 4V17 3 0R 55522 5C 6 1

0.01uF6.5電路參數(shù)：1 2 2 1 充電：(R+R)C 放電：RC 周期：T=(R+2R)C1 2 2 1 占空比：qtw1

T 555電路組成施密特觸發(fā)器6.1所示回差計算2 1V V ， V VT 3 CC T 3 CC回差VV VT T對應Vi6.2所示555電路組成單穩(wěn)電路6.3所示穩(wěn)態(tài)時VO=0。Vi2有負脈沖觸發(fā)時VO=1。CC843CC843555Vi2651VR846 VC70V 555 3 0C700.01uF

1〕V 2 V〕i i2

50.016.1ViV

6.3twtwiCCV1CC1V3 CC t tVVV0 0脈寬參數(shù)計算

t6.2

t6.46.4所示數(shù)模和模數(shù)轉換學問要點一、D/A轉換器D/A轉換器的一般形式為：V

O i O i

為輸入的二進制數(shù)，D/A轉換器的電路結構主要看