微型計算機原理第14章32位高檔微型計算機

微型計算機原理第14章32位高檔微型計算機第一頁，共89頁?！?4.1Intel80x86微處理器

Intel8086802868038680486PentiumItan….疊加功能第14章高檔微型計算機

§14.1.1從8086到Pentium處理器第二頁，共89頁。第三頁，共89頁。第14章高檔微型計算機§14.1.280186微處理器

Intel公司1982年推出；16位微處理器；68條引腳；

將8086所組成的微機系統(tǒng)中最通用的15~20個器件集成在一個芯片上。除了EU、BIU外，還集成了時鐘發(fā)生器、地址鎖存器、數(shù)據(jù)總線收發(fā)器、等待電路、刷新電路等。第四頁，共89頁。1.總線時序：與8086一樣，標準的80186總線周期也是由4個時鐘周期組成。典型總線操作有存儲器（I/O）讀，存儲器(I/O)寫，中斷應(yīng)答周期等。2.指令系統(tǒng):在8086基礎(chǔ)上增加的指令有：PUSHA把所有的寄存器內(nèi)容按一定順序壓入堆棧POPA把所有的寄存器內(nèi)容按一定順序彈出堆棧INTS從I/O端口輸入字或字節(jié)性數(shù)據(jù)（可以是字符串）OUTS向I/O端口輸出字或字節(jié)性數(shù)據(jù)（可以是字符串）ENTER過程入口格式化堆棧LEAVE過程出口恢復(fù)堆棧BOUND檢測數(shù)組下標是否越界

第14章高檔微型計算機第五頁，共89頁。3.中斷系統(tǒng)：80186的中斷可以分為四種類型：①外部非屏蔽中斷②外部可屏蔽中斷③軟件指令中斷④指令異常及內(nèi)部中斷。與8086一樣，80186的中斷系統(tǒng)也可管理256個中斷源。

第14章高檔微型計算機4.80188微處理器：80188是Intel公司推出的與8088兼容的高性能準16位微處理器，它與80186的主要差別同8086與8088的差別基本相同。80186和80188都支持8087協(xié)處理器。

第六頁，共89頁。§14.1.380286微處理器

1982年推出；高性能或增強型16位微處理器；68引腳

。內(nèi)部結(jié)構(gòu)：四大部件構(gòu)成

①總線接口部件BIU②指令部件IU③執(zhí)行部件EU④地址部件AU第14章高檔微型計算機第七頁，共89頁。①80286具有支持多任務(wù)操作系統(tǒng)的任務(wù)切換、存儲器管理、特權(quán)保護等功能。

②80286采用獨立的地址、數(shù)據(jù)總線。③存儲器直接尋址空間達16MB；虛擬尋址空間可達每個任務(wù)1GB。實地址方式④80286有兩種工作方式：保護虛擬地址方式

第14章高檔微型計算機1.特點：第八頁，共89頁。

80286增加了系統(tǒng)控制和訪問權(quán)操作的指令功能

80286在80186基礎(chǔ)上增加的16條指令為：CLTS清除80286機器狀態(tài)字寄存器的任務(wù)轉(zhuǎn)換位。LGDT 把全局描述符表的基地址和邊界裝入全局描述符表寄存器。SGDT 把全局描述符表寄存器的內(nèi)容存到寄存器中。LIDT 把中斷描述符表的基地址和邊界裝入中斷描述符表寄存器SIDT 把中斷描述符表寄存器的內(nèi)容存到寄存器中。LLDT把局部描述符表的基地址和邊界以及它在全局描述符的索引號裝入局部描述符表寄存器。

第14章高檔微型計算機2.指令系統(tǒng)的功能擴展第九頁，共89頁。SLDT把局部描述符表寄存器中選擇器的內(nèi)容存回16位寄存器或字存儲單元中。LTR把全局描述符表中任務(wù)狀態(tài)段描述符裝入任務(wù)寄存器。STR把任務(wù)狀態(tài)寄存器選擇器字段的內(nèi)容存回16位寄存器或字存儲器操作數(shù)中。LMSW把16位寄存器或2字節(jié)的存儲器內(nèi)容裝入機器狀態(tài)字寄存器。SMSW把機器狀態(tài)字寄存器內(nèi)容存回16位寄存器或存儲器中。LAR加載訪問權(quán)指令LSL加載段邊界指令A(yù)RPL調(diào)整要求的特權(quán)級VERR讀檢驗指令VERW

寫檢驗指令第14章高檔微型計算機第十頁，共89頁。

80286有實地址和保護虛地址兩種工作方式，二者可以通過將機器狀態(tài)字寄存器中的PE位清零和置“1”來互相切換。實地址方式(PE=0)：模擬一個高速的8086微處理器的運行。但二者的內(nèi)部結(jié)構(gòu)不同，故在中斷處理、運行狀態(tài)等方面存在差別。在實地址下把機器狀態(tài)字寄存器中的PE位置“1”就切換到保護方式。

保護虛地址方式(PE=1)：它是充分發(fā)揮80286效能的工作方式。其尋址空間物理地址的形成方式和中斷資源的使用等與實地址方式有所不同。在保護方式下，把機器狀態(tài)字寄存器中的PE位清零就切換到實地址方式。

第14章高檔微型計算機3.工作方式的轉(zhuǎn)換第十一頁，共89頁。4.物理地址的形成

第14章高檔微型計算機第十二頁，共89頁。

5.中斷系統(tǒng)80286在實方式下有5種中斷源：①外部非屏蔽中斷②外部可屏蔽中斷③協(xié)處理器異常中斷④內(nèi)部中斷⑤指令中斷

80286在保護方式下的中斷類型與實方式下相同，只是在中斷向量表、中斷結(jié)構(gòu)、中斷處理方式上與實地址方式有較大差別。8086/8088中包含在NMI中斷里第14章高檔微型計算機第十三頁，共89頁。

支持多任務(wù)操作任務(wù)：就是一個程序所具有的完全獨立的執(zhí)行環(huán)境的基本功能塊。它可以是一個程序，也可以是一個程序的一部分。

80286在保護方式下從處理開始到處理結(jié)束有多個任務(wù)多次進入和退出處理。實方式下的單任務(wù)操作就是從處理開始到處理結(jié)束只有一個任務(wù)獨占處理器的全部資源。

第14章高檔微型計算機6.任務(wù)管理第十四頁，共89頁。80286的總線操作有六種類型：①存儲器讀②I/O讀③存儲器寫④I/O寫⑤中斷應(yīng)答⑥暫停/停機數(shù)據(jù)傳輸?shù)淖畲笏俾蕿?個時鐘周期傳送一個字。

第14章高檔微型計算機7.總線操作類型第十五頁，共89頁?！?4.1.480386微處理器

1985年推出

32位微處理器

132條引腳

它由中央處理器部件，存貯管理部件和總線接口部件組成：

總線接口部件指令預(yù)取部件指令譯碼部件中央處理器部件指令執(zhí)行部件

分段部件分頁部件

存貯管理部件第14章高檔微型計算機第十六頁，共89頁。圖14.2Intel80386的基本體系結(jié)構(gòu)

第十七頁，共89頁。各功能部件的邏輯關(guān)系如下圖所示:EU(寄存器、運算器和控制邏輯)BIUIPU(控制邏輯和預(yù)取隊列)IDU指令譯碼、6字節(jié)指令隊列預(yù)取請求指令代碼SU段寄存器段轉(zhuǎn)換器TLB頁轉(zhuǎn)換器PU第14章高檔微型計算機第十八頁，共89頁。1.中央處理部件（CPU）

CPU由指令部件和執(zhí)行部件構(gòu)成。①指令部件：包括指令預(yù)取器和指令譯碼器。指令預(yù)取器負責(zé)預(yù)取指令，在總線空閑周期，把下面4個字節(jié)的指令讀入16字節(jié)的指令預(yù)取隊列，由指令譯碼器對操作碼進行譯碼，并將其存入譯碼指令隊列供執(zhí)行部件使用。②執(zhí)行部件：執(zhí)行部件包括8個用于地址計算和數(shù)據(jù)操作的32位通用寄存器和一個以加速移位、循環(huán)移位、乘法和除法操作的64位桶形移位器。乘/除法器能在每個時鐘周期內(nèi)完成一位的乘/除法操作，最快在40個時鐘周期內(nèi)進行32位的乘法或除法。第14章高檔微型計算機第十九頁，共89頁。2.存貯管理部件:包括分段部件、分頁部件、保護測試部件。

分段部件根據(jù)執(zhí)行部件的請求，計算有效地址，完成邏輯地址到線性地址的轉(zhuǎn)換；保護測試部件完成總線周期分段的合法性檢查，并將轉(zhuǎn)換的線性地址隨同總線周期事務(wù)處理信息發(fā)送到分頁部件；分頁部件負責(zé)請求總線接口部件的總線服務(wù)。80386的存儲器由一個或多個可變長度的段組成，最大的段可為4G字節(jié)。分段部件通過提供一個額外的尋址器件對邏輯地址空間進行管理，既可以實現(xiàn)任務(wù)之間的隔離，也可以實現(xiàn)指令和數(shù)據(jù)的再定位。分頁部件將分段部件或指令預(yù)取部件產(chǎn)生的線性地址轉(zhuǎn)換成物理地址。每一頁為4K字節(jié)，每一段可以是一頁，也可以是若干頁。80386上的每一個任務(wù)最多可以有16384個段，每個段最大可達4G字節(jié)，因此，可以為每個任務(wù)提供64T字節(jié)的虛擬存儲器。第14章高檔微型計算機第二十頁，共89頁。3.總線接口部件

功能是：①在接收指令讀取、數(shù)據(jù)傳送、分段部件和分頁部件的請求時優(yōu)化編排這些請求級，以滿足中央處理器進行外部總線傳送的要求和最大限度的利用總線的帶寬。②產(chǎn)生和處理執(zhí)行當前總線周期的各種信號。

第14章高檔微型計算機第二十一頁，共89頁。4.寄存器組

Intel80386芯片內(nèi)集成了7類寄存器，共32個。①通用寄存器②指令指針③標志寄存器④段寄存器⑤系統(tǒng)地址寄存器⑥調(diào)試寄存器測試寄存器⑦控制寄存器第14章高檔微型計算機第二十二頁，共89頁。①通用寄存器

8個32位的通用寄存器：EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP

圖14.380386的通用寄存器

第14章高檔微型計算機第二十三頁，共89頁。

②指令指針指令指針EIP是一個32位的寄存器,用于保存下一條待預(yù)取的指令的偏移量。其低16位即為8086中的IP。③標志寄存器標志寄存器EFLAGS，也是一個32位的寄存器，如圖14.4示。標志可分為以下三類：狀態(tài)標志：反映執(zhí)行一條指令后的狀態(tài)與結(jié)果。它們是：OF、SF、ZF、AF、PF、CF，共6個。控制標志：用于控制處理器的工作方式。如DF。系統(tǒng)標志：用于設(shè)置系統(tǒng)的工作方式等。IF、TF、IOPL、NT、VM、RF。其中VM和RF是為80386擴充的標志。

第14章高檔微型計算機第二十四頁，共89頁。圖14.480386的標志寄存器（24位）

第14章高檔微型計算機第二十五頁，共89頁。④段寄存器

80386有6個16位的段寄存器，它們用來保存識別當前可尋址段的段選擇符。其中CS指定代碼段，SS指定堆棧段，DS、ES、FS和GS指定現(xiàn)行數(shù)據(jù)段。⑤系統(tǒng)地址寄存器

80368有4個專用寄存器用來訪問80268/80368保護方式所支持的表和段。這4個寄存器分別為:32位的GDTR和IDTR，16位的DTR和TR。他們訪問的表和段是GDT(全局描述符表)、IDT(中斷描述符表)、LDT(局部描述符表)、TSS(任務(wù)狀態(tài)段)。

第14章高檔微型計算機第二十六頁，共89頁。⑥調(diào)試寄存器

80386有6個32位的調(diào)試寄存器DR0、DR1、DR2、DR3、DR6和DR7，DR4、DR5為Intel公司留用如圖14.5所示。第14章高檔微型計算機圖14.580386的調(diào)試寄存器

第二十七頁，共89頁。第14章高檔微型計算機測試寄存器80368有2個32位的測試寄存器TR6和TR7，用于控制對轉(zhuǎn)換后援緩沖器中的內(nèi)容可尋地址存貯器的測試。

⑦控制寄存器

80386有4個32位的控制寄存器，被命名為：

CR0、CR1、CR2和CR3。第二十八頁，共89頁。5.80386的工作模式

80386有三種工作模式：實模式、保護模式和虛擬8086模式。①實模式

工作在這種模式下的80386幾乎與8086一樣，只不過速度更快了一些，并多了幾條指令及幾個寄存器。80386的實模式可以訪問32位通用寄存器和采用帶有32位超越指令前綴的尋址模式。

第14章高檔微型計算機第二十九頁，共89頁。實模式下的地址計算

實模式下地址計算與8086相同，在8086中，段寄存器內(nèi)容乘以16（左移4個二進制位）再加上有效地址（有效地址是高4位為0，低16位為偏移地址構(gòu)成的20位地址），就得到一個20位線性地址。

進入、脫離和返回實模式

如果對CPU進行復(fù)位，則進入實模式下工作。此外，一個系統(tǒng)要進入保護模式，開始時程序也要暫時進入實模式。系統(tǒng)復(fù)位就可以進入實模式，然后再用一條MOV至CR0的指令將PE位置位，即切換到保護模式，從而離開實模式。從保護模式返回實模式仍可以用MOV至CR0指令將CR0寄存器中的PE位復(fù)位來實現(xiàn)。但必須用合法的實模式數(shù)值。

第14章高檔微型計算機第三十頁，共89頁。②保護模式

在保護模式下，80386可以訪問232=4GB的物理存儲器空間，段的長度是232=4GB，頁功能是可以選擇的。在這種模式下，可以引入虛擬存儲器的概念，以擴充軟件所占用的存儲器空間，允許程序大到64T（246B）。保護模式是從實模式轉(zhuǎn)變過來的，執(zhí)行指令： MOVCR0，（reg或men）使CR0中的保護允許位PE置1，即進入保護模式。

第14章高檔微型計算機第三十一頁，共89頁。保護模式地址計算保護模式下，地址由兩部分組成，一部分是段基地址，另一部分是32位偏移量，兩者相加得到32位線性地址。保護模式下，段寄存器中的值是一個選擇子，由它去訪問一個段描述符，從段描述符中獲得段基地址，在尋址過程中，描述符作為媒介物，提供段基地址、段界限（大?。┘皩傩浴Ｆ鋵ぶ愤^程如圖14.6。計算出的線性地址，在沒有分頁機構(gòu)的情況下可以直接用作物理地址，如圖14.7所示；在有分頁機構(gòu)的情況下，需要通過分頁機構(gòu)映射形成物理地址，如圖14.7所示。

第14章高檔微型計算機第三十二頁，共89頁。圖14.6簡化的保護方式下的尋址過程

第14章高檔微型計算機第三十三頁，共89頁。圖14.7帶分頁的簡化的保護方式下的尋址過程

第14章高檔微型計算機第三十四頁，共89頁。在80386中使用的所有段均由描述符表描述。描述符表共有三種:全局描述符表（一張）局部描述符表（多張）中斷描述符表（一張）每個表最多可以保存8192個8字節(jié)的描述符。為了選擇這些描述符，段寄存器的內(nèi)容（選擇器）的高13位作為進入描述符表的索引。每一個描述符表都有一個與之對應(yīng)的寄存器分別是:全局描述符表寄存器（GDTR）局部描述符表寄存器（LDTR）中斷描述符表寄存器（IDTR）

第14章高檔微型計算機第三十五頁，共89頁。全局描述符表（GDT）含有可供系統(tǒng)所有任務(wù)使用的描述符。GDT可以容納除中斷服務(wù)用的描述符即中斷和自陷描述符之外的任一類型的描述符。

局部描述符（LDT）含有與一個給定的任務(wù)有關(guān)的描述符。通常在設(shè)計操作系統(tǒng)時使每項任務(wù)有一個獨立的LDT。LDT可能只含有代碼、數(shù)據(jù)、堆棧、任務(wù)門和調(diào)用門描述符。LDT是一種將給定任務(wù)的代碼段和數(shù)據(jù)段同操作系統(tǒng)其余部分隔離開來的機構(gòu)。

中斷描述符表(IDT)中包含有最多256個描述符。每個描述符為8個字節(jié)，包含相應(yīng)的中斷處理程序的入口地址和特性。IDT中可能只含有任務(wù)門、中斷門和陷阱門。第14章高檔微型計算機第三十六頁，共89頁。分段存儲器管理

在保護模式下，指針不能直接給出物理地址，而要通過分段部件的轉(zhuǎn)換才能產(chǎn)生物理地址。這種轉(zhuǎn)換過程使用了以存儲器為基礎(chǔ)的所謂段描述符表。

段描述符表內(nèi)含有一些描述符，每個描述符由8個字節(jié)組成，其中包括段的線性基地址和該段的界限（大?。┮约岸蔚囊恍傩?。這些屬性是：段的類型（代碼段、數(shù)據(jù)段、堆棧段或者某些專用段）、段的特權(quán)級、段的單位長度、操作數(shù)的默認長度（16位或32位）。段選擇符指向的目標叫做段描述符。段描述符含有線性地址空間中某一給定區(qū)域。（即一個段）有關(guān)屬性的8個信息。

③虛擬8086模式:虛擬8086模式是80386新增加的，目的是使按8086編寫的軟件能在80386的任務(wù)環(huán)境下運行。

第14章高檔微型計算機第三十七頁，共89頁。6.80386的引腳功能說明

第14章高檔微型計算機第三十八頁，共89頁。第14章高檔微型計算機第三十九頁，共89頁。

80386微型計算機系統(tǒng)板簡介80386系統(tǒng)板上主要部件：

（1）80386主CPU

（2）80387和80287協(xié)處理器插座及其接口電路（3）高速緩存Cache及其控制電路（4）主存儲器DRAM及其譯碼控制電路

（5）ROM及其譯碼和控制電路（6）總線控制及緩沖器電路（7）時鐘發(fā)生器電路（8）外設(shè)控制器電路（包括中斷控制器、DMA控制器、定時器/計數(shù)器等）

（9）AT總線控制器電路（10）實時時鐘CMOSRAM及鍵盤接口電路等第14章高檔微型計算機7.80386微機主板系統(tǒng)結(jié)構(gòu)及支持總線第四十頁，共89頁?！?4.1.580486微處理器

①1989年推出的32位高性能微處理器

②片內(nèi)包括：總線接口部件指令部件存儲管理部件（MMU）浮點處理部件（FPU）8K字節(jié)的超高速緩存部件。③使用RISC設(shè)計技術(shù)，提高了指令的執(zhí)行速度。

④具有代碼級的向上兼容性。⑤80486的性能比80386提高了3~4倍。

第14章高檔微型計算機指令預(yù)取指令譯碼指令執(zhí)行分段部件分頁部件第四十一頁，共89頁。1.內(nèi)部結(jié)構(gòu)與外部引腳圖14.1080486內(nèi)部結(jié)構(gòu)圖

第四十二頁，共89頁。圖14.1180486引腳功能圖

第四十三頁，共89頁。⑤增加了增強的總線仲裁功能⑥片上超高速緩存填充用的突發(fā)總線機構(gòu)⑦行使無效機構(gòu)⑧奇偶校驗的支持80486與80386相比增加了:①數(shù)據(jù)奇偶監(jiān)視②總線突發(fā)控制③片上超高速緩存控制地址屏蔽④用于多處理器系統(tǒng)的信號第14章高檔微型計算機第四十四頁，共89頁。80486的指令可分為11類：①數(shù)據(jù)傳送②算術(shù)運算③移位/循環(huán)④串處理⑤位處理⑥控制轉(zhuǎn)移⑦高級語言支持⑧操作系統(tǒng)支持⑨處理器控制⑩浮點運算浮點控制

2.指令系統(tǒng)

80486的指令系統(tǒng)包括完整的80386的指令系統(tǒng)和80486擴充指令。采用RISC設(shè)計，減少了每條指令的平均占用時鐘周期數(shù)。對于使用頻度較高的基本指令由原來的微碼控制改為硬件邏輯直接控制。

第14章高檔微型計算機第四十五頁，共89頁。80486所支持的數(shù)據(jù)類型十分豐富：不帶符號的二進制數(shù)帶符號的二進制數(shù)，可以是8位、16位、32位或64位；浮點數(shù)據(jù)類型，可以是32位,單精度實數(shù)，64位雙精度實數(shù)和80位臨時精度實數(shù)；BCD數(shù)據(jù)類型，可以是壓縮和非壓縮型的BCD數(shù)串數(shù)據(jù)類型，可以是位、字節(jié)、字或雙字序列ASCII數(shù)據(jù)類型；指針數(shù)據(jù)類型；可以是32位或48位。

第14章高檔微型計算機第四十六頁，共89頁。3.中斷和異常

80486同樣能夠定義256個中斷向量或異常處理程序，其中斷處理與80386類似。另外浮點處理部件使用的中斷類型為7、13、16。

4.操作方式

①實地址方式②保護方式③保護方式下的虛擬8086方式

第14章高檔微型計算機直接繼承了80386的操作方式第四十七頁，共89頁?！?4.2IntelPentium微處理器

1993年推出的高性能32位結(jié)構(gòu)微處理器

采用RISC技術(shù)

集成度為310萬只晶體管(基本型)

引進了諸如數(shù)據(jù)完整性在內(nèi)的大型計算機的特性擴充了多重處理器的應(yīng)用能力與86系列中原來的其他型號保持軟件完全兼容。

第14章高檔微型計算機第四十八頁，共89頁。在以下幾方面對80486做了重大改進：①采用超級標量體系結(jié)構(gòu)②浮點部件采用超級流水線技術(shù)③增加了動態(tài)轉(zhuǎn)移預(yù)測④加大了片上超高速緩存的容量⑤較強的錯誤檢測和報告功能⑥采用了更多的測試掛鉤⑦片上超高速緩存改用回寫策略第14章高檔微型計算機第四十九頁，共89頁。

（1）Pentium采用的先進技術(shù)

①

CISC技術(shù)和RISC技術(shù)

CISC技術(shù)—復(fù)雜指令系統(tǒng)計算機技術(shù)（Complexinstructionsetcomputer，CISC）RISC技術(shù)—精簡指令系統(tǒng)計算機技術(shù)（Reducedinstructionsetcomputer，RISC）它們是基于不同理論和構(gòu)思的兩種CPU設(shè)計技術(shù)。第14章高檔微型計算機1.Pentium采用的先進技術(shù)及其技術(shù)特點第五十頁，共89頁。1995年至2001年期間，Intel又相繼推出了：PentiumProPentiumMMXPentiumⅡPentiumⅢPentiumⅣ

第14章高檔微型計算機第五十一頁，共89頁。采用RISC技術(shù)的CPU特點：指令系統(tǒng)只含簡單而常用的指令，指令長度短，并且每條指令的長度相同；采用流水線機制來執(zhí)行指令，流水線機制是一種指令級并行處理方式，在同樣的時間段可以比非流水線機制下執(zhí)行更多的指令。大多數(shù)指令利用內(nèi)部寄存器來執(zhí)行，所以，只需要一個時鐘周期。提高了指令的執(zhí)行速度，減少了對內(nèi)存的訪問，使內(nèi)存的管理簡化。

Pentium的大多數(shù)指令是簡化指令，但仍然保留了一部分復(fù)雜指令，而對這部分指令采用硬件來實現(xiàn)。所以，Pentium吸取了兩者之長。

采用CISC技術(shù)的CPU特點：指令系統(tǒng)中包含很多指令，既有常用指令，又有用得較少的復(fù)雜指令，復(fù)雜指令實現(xiàn)較復(fù)雜的功能，但指令碼長，這使微處理器的譯碼部件負擔(dān)加重，速度減慢；訪問內(nèi)存是使用多種尋址方式；多采用微程序機制，在ROM中存放了眾多的微程序。

第14章高檔微型計算機第五十二頁，共89頁。②超標量流水線技術(shù)

所謂超標量，就是一個處理器中有多條流水線。在Pentium中，采用U和V兩條流水線，每條流水線均含有獨立的ALU地址生成電路和連接數(shù)據(jù)高速緩存Cache的接口，由此可通過各自的接口對高速緩存存取數(shù)據(jù)，這稱為高速緩存雙端接口。雙端接口使Pentium具有更高的速度。超標量流水線機制使得Pentium能夠?qū)?yīng)一個時鐘周期執(zhí)行兩條整數(shù)運算指令，比相同頻率的前一代CPU實際速度提高一倍。③分支預(yù)測技術(shù)

分支預(yù)測技術(shù)能預(yù)測轉(zhuǎn)移是否發(fā)生，以確定以后執(zhí)行哪一段程序。Pentium用分支目標緩沖器（branchtargetbuffer，BTB）執(zhí)行預(yù)測功能。

第14章高檔微型計算機第五十三頁，共89頁。（2）Pentium的技術(shù)特點

除了采用CISC和RISC相結(jié)合的技術(shù)、超標量流水線技術(shù)和分支預(yù)測技術(shù)外，Pentium還有以下特點：

外部采用64位總線，大大提高了數(shù)據(jù)的傳輸率設(shè)置了相互獨立的片內(nèi)指令高速緩存和數(shù)據(jù)高速緩存。

對ADD、MUL、INC、DEC、PUSH、POP、JMP、CALL和LOAD等常用指令采用硬件（組合邏輯）來實現(xiàn)，使這些常用指令的執(zhí)行速度大大提高。

在實地址方式、保護方式和虛擬8086方式基礎(chǔ)上增加了系統(tǒng)管理方式（systemmanagemode,SMM）

第14章高檔微型計算機第五十四頁，共89頁。

2.Pentium的原理結(jié)構(gòu)

（1）Pentium的主要部件

Pentium內(nèi)部主要部件包括：①總線接口部件②U流水線和V流水線③指令高速緩存④數(shù)據(jù)高速緩存⑤指令預(yù)取部件⑥指令譯碼部件⑦浮點處理部件FPU⑧分支目標緩沖器BTB⑨控制ROM⑩寄存器組。

第14章高檔微型計算機第五十五頁，共89頁。（2）原理結(jié)構(gòu)

①總線接口部件實現(xiàn)CPU于系統(tǒng)總線的連接，包括64位數(shù)據(jù)線、32位地址線和若干控制信號線，以此實現(xiàn)相互間的信號交流，并產(chǎn)生相應(yīng)的總線周期信號。

②兩條流水線U和V。U流水線可執(zhí)行所有的整數(shù)運算指令，V流水線只能執(zhí)行簡單的整數(shù)運算指令和數(shù)據(jù)交換指令。每條流水線有五級功能：取指、譯碼、生成地址、執(zhí)行指令和回寫。

③、④指令高速緩存和數(shù)據(jù)高速緩存兩者分開，從而減少了指令預(yù)取和數(shù)據(jù)操作之間可能發(fā)生的沖突，并可提高命中率。

第14章高檔微型計算機第五十六頁，共89頁。⑤指令預(yù)取部件：每次取兩條指令，若為簡單指令，且后一條指令不依賴于前一條指令的執(zhí)行結(jié)果，則指令預(yù)取部件便將兩條指令分別送到U流水線和V流水線獨立執(zhí)行。

⑥指令譯碼器：負責(zé)對指令進行譯碼。⑦增強型浮點處理部件（FPU）：在FPU中，采用快速硬件來實現(xiàn)浮點加、乘、除運算，使浮點運算速度大為提高。⑧控制ROM：含有Pentium的微代碼，控制部件直接控制流水線。⑨分支目標緩沖器BTB：在遇到分支轉(zhuǎn)移指令時用來預(yù)測是否發(fā)生轉(zhuǎn)移。⑩寄存器組：協(xié)助執(zhí)行部件工作。第14章高檔微型計算機第五十七頁，共89頁。3.Pentium的寄存器

Pentium處理器配備的寄存器可分為如下幾類：（1）基本寄存器組：包含通用寄存器、指令指針寄存器、標志寄存器、段寄存器。（2）系統(tǒng)級寄存器組：包含系統(tǒng)地址寄存器、Pentium控制寄存器。（3）調(diào)試寄存器組：比如調(diào)試寄存器DR0～DR3。

（4）浮點寄存器組

第14章高檔微型計算機第五十八頁，共89頁。1996年底推出

集成了450萬個晶體管

采用了MMX（多媒體擴展指令系統(tǒng)

）技術(shù)指令Cache和數(shù)據(jù)Cache都由原來的8KB擴展到16KB。

仍屬P5架構(gòu)

第14章高檔微型計算機§14.2.2

PentiumMMX

第五十九頁，共89頁。1996年推出與后來推出的PentiumⅡ和PentiumⅢ同屬于P6架構(gòu)

集成了550萬只晶體管

內(nèi)部核心頻率為133MHz.片內(nèi)Cache規(guī)模大小為16KB，其中指令Cache為8KB，數(shù)據(jù)Cache為8KB。

片內(nèi)包括一個大小256KB的二級Cache芯片也采用了RISC技術(shù)

是超級流水線型的，它的流水線深度比Pentium基本型更深

采用亂序執(zhí)行操作方式來完成超級流水線的操作過程。第14章高檔微型計算機§12.2.3PentiumPro

第六十頁，共89頁?！?2.2.4PentiumⅡ

1997年推出

集成了750萬個晶體管最高頻率達500MHz不但支持多媒體指令集MMX，而且除了16KB的一級指令高速緩存和16KB的數(shù)據(jù)高速緩存外，還含有512KB的內(nèi)部二級高速緩存用一塊印刷電路板使CPU和二級高速緩存裝在一起，再用外殼封裝增加了由多分支預(yù)測技術(shù)、數(shù)據(jù)統(tǒng)計分析技術(shù)和推測執(zhí)行技術(shù)相結(jié)合而實現(xiàn)的動態(tài)執(zhí)行機制。

第14章高檔微型計算機第六十一頁，共89頁。§12.2.4PentiumⅢ

1999年2月推出

內(nèi)部核心集成了950萬個晶體管

時鐘頻率可達800MHz二級高速緩存為

512KB最大尋址空間達64GB增加了71條互聯(lián)網(wǎng)流式單指令多設(shè)計的指令集（streamingSIMD(single-instructionmultiple-data)extension,SSE）。

第14章高檔微型計算機第六十二頁，共89頁?！?2.2.4PentiumⅣ

2001年推出內(nèi)部含有4200萬個晶體管

主頻高達3.6GHz采用一系列新技術(shù)面向網(wǎng)絡(luò)功能和圖像功能，具體如下：

超長流水線技術(shù)。

跟蹤性指令高速緩存技術(shù)。

采用雙沿指令快速執(zhí)行機制。

能執(zhí)行SSE2指令集。

第14章高檔微型計算機第六十三頁，共89頁?！?4.3IA-64體系架構(gòu)

IA是“Intel體系/IntelArchitecture”的縮寫

人們將Intel生產(chǎn)的CPU統(tǒng)稱為Intel體系（IA）CPU。從80386開始，桌面PC使用的CPU，包含目前的PentiumⅣ處理器都是32位架構(gòu)的CPU，所以都被列為IA-32。

Intel最新一代的Itanium處理器——“安騰”，是IntelIA-64系列的第一個64位處理器產(chǎn)品，時鐘頻率為800MHz。

IA-64是Intel64位處理器的指令集架構(gòu)ISA的名字，Itanium是依據(jù)微架構(gòu)設(shè)計，并根據(jù)IA-64特定硬件實現(xiàn)的CPU。第14章高檔微型計算機第六十四頁，共89頁。IA-64主要特性:1．IA-64結(jié)構(gòu)把三種指令捆綁成128位長的單一指令，處理速度更快

2．位模板控制并行指令的執(zhí)行

3．預(yù)測指令消除錯誤預(yù)測

4．推測性裝入指令

第14章高檔微型計算機第六十五頁，共89頁?！?4.4高檔微機存儲器的擴展技術(shù)

§14.4.1PC微機存儲器擴展技術(shù)概述

1.高速緩沖存儲器（Cache）

高速緩沖存儲器的設(shè)計利用了程序訪問的局部性原理，即程序有較大的概率再一次訪問新近被訪問過的指令和數(shù)據(jù)。

高速緩沖存儲器相對于主存而言，速度高，容量小。第14章高檔微型計算機第六十六頁，共89頁。

2.虛擬存儲技術(shù)

虛擬存儲器的工作原理

通過存儲器管理部件和操作系統(tǒng)將“主存—輔存”組成的存儲層次重新統(tǒng)一編址，從而提供一個比實際內(nèi)存大得多的虛擬存儲器。虛擬存儲器的地址稱為虛地址虛地址向物理地址的轉(zhuǎn)換由存儲器管理部件自動實現(xiàn)。編程人員在寫程序時，可以訪問比實際配置大得多的存儲空間，而不必考慮地址轉(zhuǎn)換的具體過程。

第14章高檔微型計算機第六十七頁，共89頁。通常只將虛擬地址空間的小部分映射到主存儲器，虛擬地址空間的大部分是映射到輔助存儲器（如大容量硬盤或光盤）上。

當虛地址訪問虛擬存儲器時，存儲器管理部件首先查看該虛地址所對應(yīng)單元內(nèi)容是否已在主存中:若已在主存中，就自動將虛地址轉(zhuǎn)換為主存物理地址，對主存進行訪問；若不在主存中，就通過操作系統(tǒng)將程序或數(shù)據(jù)由輔存調(diào)入主存（同時，可能將一部分程序或數(shù)據(jù)從主存送回到輔存），然后再進行訪問。因此，每次訪問虛擬存儲器都必須進行虛地址向物理地址的轉(zhuǎn)換。

第14章高檔微型計算機第六十八頁，共89頁。虛擬存儲器常采用二維或三維的虛擬地址格式。在二維地址格式下，虛擬地址空間劃分為若干段或頁，每個段或頁由若干地址連續(xù)的存儲單元組成。在三維地址格式下，虛擬地址格式不同，虛擬存儲器分為三種：段式虛擬存儲器頁式虛擬存儲器段頁式虛擬存儲器第14章高檔微型計算機第六十九頁，共89頁。段式虛擬存儲器虛地址格式：

頁式虛擬存儲器虛地址格式：

段頁式虛擬存儲器虛地址格式：

第14章高檔微型計算機第七十頁，共89頁。80x86微機系統(tǒng)中的虛擬存儲技術(shù)

8086/8088只支持實地址方式80286支持實地址方式和虛地址保護方式80386和80486則支持實地址方式、虛地址保護方式和虛擬8086方式。第14章高檔微型計算機第七十一頁，共89頁。實地址方式下：使用低位地址線（A0—A19），尋址空間1MB。任何一個實際物理單元的地址由段地址和段內(nèi)偏移量兩部分組成。段地址是由某個段寄存器的值（16位）左移4位而形成20位的段基地址。然后20位的段基地址與16位的段內(nèi)偏移量相加形成某一物理單元的實際地址。

第14章高檔微型計算機第七十二頁，共89頁。虛擬地址保護方式下：80286—80486可實現(xiàn)虛擬存儲和保護功能。80286采用的是段式虛擬存儲技術(shù)：在80286中，程序中可能用到的各種段的段基地址和其他段的屬性信息集中在一起，成為駐留在存儲器中的描述符表。80286段寄存器中存儲的不再是段基地址，而是段描述符的選擇器。由段寄存器中的選擇器從描述符表中取出相應(yīng)的段描述符，得到24位段基地址，再與16位偏移量相加形成尋址單元的物理地址。80286虛地址保護方式下存儲器尋址如圖14.12所示。

第14章高檔微型計算機第七十三頁，共89頁。第14章高檔微型計算機第七十四頁，共89頁。80386，80486采用的是段頁式虛擬存儲技術(shù)，虛擬地址到物理地址轉(zhuǎn)換過程如圖14.13所示。首先作用分段機制，由段寄存器中存儲的段描述符選擇器從段描述符表中得到段基地址，與偏移量相加形成一個中間地址稱為線性地址。當分頁機制被禁止時，線性地址就是物理地址；否則再由分頁機制把線性地址轉(zhuǎn)換為物理地址。

第14章高檔微型計算機第七十五頁，共89頁。圖14.1380386，80486虛地址掛號信方式下的地址轉(zhuǎn)移

第14章高檔微型計算機第七十六頁，共89頁。80286—80486的保護功能包括兩個方面：一是任務(wù)間的保護，即給每一個任務(wù)分配不同的虛地址空間，使不同的任務(wù)彼此隔離；二是任務(wù)內(nèi)的保護，即通過設(shè)置特權(quán)級別，保護操作系統(tǒng)不被應(yīng)用程序所破壞。

3.磁盤高速緩存區(qū)（磁盤Cache）和虛擬磁盤技術(shù)

在80386以上微機系統(tǒng)中，通常采用建立磁盤高速緩存區(qū)（磁盤Cache）和設(shè)置虛擬磁盤的技術(shù)，提高對輔助存儲器（硬盤）的訪問速度。磁盤Cache：把一部分主存作為磁盤緩沖區(qū)，存放最近讀寫的數(shù)據(jù)，避免存取這些數(shù)據(jù)時訪問外存，從而提高訪存速度；虛擬磁盤：把一部分主存當作磁盤來使用，避免訪問外存時的機械動作，從而提高訪存速度。第14章高檔微型計算機第七十七頁，共89頁?！?4.4.232位微機的高速緩存技術(shù)

1.Cache系統(tǒng)的結(jié)構(gòu)

一個Cache系統(tǒng)中包含了3個部分：Cache模塊，即CPU和慢速主存之間的SRAM；主存，即慢速DRAM；Cache控制器，用來對Cache系統(tǒng)進行控制。第14章高檔微型計算機第七十八頁，共89頁。Cache系統(tǒng)的工作過程：當CPU訪問存儲器時，首先檢查Cache。如果要存取的數(shù)據(jù)已經(jīng)在Cache中，CPU就能很快完成訪問，這種情況稱為命中Cache；如果數(shù)據(jù)不在Cache中，那么，CPU必須從主存中提取數(shù)據(jù)。Cache控制器決定哪一部份存儲塊移入Cache，哪一部分移出Cache，移入與移出都是在SRAM和DRAM之間進行。Cache的命中率Cache的命中率取決于：Cache的容量；

Cache的組織方式；Cache的控制算法；還和所運行的程序有關(guān)。第14章高檔微型計算機第七十九頁，共89頁。軟件對存儲器中程序和數(shù)據(jù)的訪問規(guī)律：大部分軟件對存儲器的訪問存在著一個區(qū)域性定律（PrincipleofLocdity）：時間區(qū)域性：即存儲體中某一個數(shù)據(jù)被存取后，可能很快又被存取?？臻g區(qū)域性：存儲體中某個數(shù)據(jù)被存取了，附近的數(shù)據(jù)也很快被存取。

利用軟件對存儲器的訪問的區(qū)域性定律，通?？梢园颜趫?zhí)行的指令附近的一部分指令或數(shù)據(jù)從主存調(diào)入Cache，供CPU在一段時間內(nèi)使用。這樣做，大大減少了CPU訪問容量較大、速度較慢的主存的次數(shù)，對提高存儲器存取速度、從而提高程序運行速度非常有效。第14章高檔微型計算機第八十頁，共89頁。2.Cache的組織方式

按照主存和Cache之間的映象關(guān)系，Cache有3種組織方式。

全相聯(lián)方式（fullyassociative）：主存的一個區(qū)塊可能映象到Cache的任何一個地方。直接映象方式(directmapped)：主存的一個區(qū)塊可能映象到Cache的一個對應(yīng)的地方。

組相聯(lián)方式(setassociative)：主存的一個區(qū)塊可以映象到Cache的有限的地方。（一個Cache分為許多組，在一個組里有兩個或多個區(qū)塊，主存的區(qū)塊映象到某個對應(yīng)的組中，但是這個區(qū)塊可能出現(xiàn)在這個組內(nèi)的任何地方。）

第14章高檔微型計算機第八十一頁，共89頁。圖14.15Cache的3種組織方式

第14章高檔微型計算機第八十二頁，共89頁。典型的PC主板第八十三頁，共89頁。補充內(nèi)容一:嵌入式系統(tǒng)

1、定義：嵌入到對象體系中并對其實現(xiàn)智能化控制的專用計算機系統(tǒng)。嵌入性

2、基本要素：專用性計算