組合邏輯電路

組合邏輯電路第四章組合邏輯電路§4.1概述§4.2組合邏輯電路的分析方法和設計方法§4.3若干常用的組合邏輯電路§4.4組合邏輯電路中的競爭-冒險現(xiàn)象*§4.5用Multisim7分析組合邏輯電路內(nèi)容提要本章的主要內(nèi)容有：1、組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點；2、組合邏輯電路的分析方法和設計方法；3、常用的中規(guī)模集成組合邏輯器件的應用；4、競爭-冒險現(xiàn)象及其成因。組合邏輯電路時序邏輯電路功能：輸出只取決于

當前的輸入邏輯電路組成：門電路功能：輸出取決于當前的輸入原來的狀態(tài)組成：門電路記憶元件(觸發(fā)器)4.1概述一、組合邏輯電路的特點二、邏輯功能的描述電路的邏輯功能可以通過邏輯圖來表示，但更直觀的方式是通過邏輯函數(shù)式和真值表來表達邏輯電路的功能。圖的邏輯表達式如下：S=(AB)CICO=(AB)CI+AB圖4.1.1組合邏輯電路實例

n個輸入變量，m個輸出變量，其邏輯關系可以用一組邏輯函數(shù)式表示:…圖4.1.2組合邏輯電路的框圖分析：設計：

給定邏輯圖

得到邏輯功能分析

給定邏輯功能

畫出邏輯圖設計組合邏輯電路的研究內(nèi)容：4.2組合邏輯電路的分析方法和設計方法1、由給定的邏輯圖逐級寫出邏輯函數(shù)式。2、對邏輯式進行化簡：3、列真值表；卡諾圖化簡法公式化簡法分析步驟：4、根據(jù)真值表和邏輯表達式，確定邏輯功能。4.2.1組合邏輯電路的分析方法逐級寫邏輯式法&&&&ABSC112345一、逐級寫邏輯式：例1：分析下圖的邏輯功能。

二、對邏輯式進行化簡：（德摩根定理）（德摩根定理）三、列真值表：輸入輸出ABSC00011011邏輯式：三、列真值表：00101001輸入輸出ABSC0000

1101

真值表：

0110

1010四、確定邏輯功能：半加器：兩個一位二進制數(shù)相加，只求本位和，不考慮低位的進位信號。邏輯功能：

半加器1例2：分析下圖的邏輯功能。01被封鎖1=1BMF&&&A1=010被封鎖1特點：

M=1時選通A路信號；

M=0時選通B路信號。M&&&AB1F邏輯功能：2選1數(shù)據(jù)選擇器。例

試分析圖電路的邏輯功能，指出該電路的用途。輸入變量ABCD輸出變量Y2、Y1、Y01:由邏輯圖寫函數(shù)式并化簡2:寫出真值表并分析規(guī)律11121314156789100123453:確定邏輯功能★本電路的功能是：判別輸入的4位二進制數(shù)數(shù)值的范圍。當輸入5時Y0為1；6輸入10時Y1為1；11輸入15時Y2為1。設計步驟：一、由邏輯問題抽象出邏輯功能，列出真值表；4.2.2組合邏輯電路的設計方法設計要求：得到最簡邏輯電路。1.分析事件的因果關系，確定輸入變量和輸出變量。通常把引起事件的原因定為輸入變量，而把事件的結(jié)果作為輸出變量。“最簡”是指電路所用的器件數(shù)最少，器件的種類最少，器件之間的連線也最少。3.根據(jù)給定的因果關系列出邏輯真值表。二、寫出邏輯函數(shù)式三、選定器件的類型可以用小規(guī)模集成門電路組成相應的邏輯電路，也可以用中規(guī)模常用組合邏輯器件或可編程邏輯器件等構(gòu)成相應的邏輯電路。2.定義邏輯狀態(tài)的含義——邏輯賦值。

四、將邏輯函數(shù)化簡或變換成適當?shù)男问?/p>

在使用小規(guī)模集成門電路進行設計時，為獲得最簡單的設計結(jié)果，需將函數(shù)式化成最簡形式。

在使用中規(guī)模芯片設計時，需要把函數(shù)式變換為與芯片表達式相應的形式，以便使用最少的器件和最簡單的連線接成所要求的邏輯電路。

用可編程器件設計的方法將在后面講敘。五、根據(jù)化簡或變換后的邏輯表達式，畫出邏輯電路的連接圖

六、工藝設計為了把邏輯電路實現(xiàn)為具體的電路裝置，還要作一系列的工藝設計工作。如抗干擾問題、帶負載問題、電源、面板、機箱設計等問題。邏輯問題邏輯真值表邏輯函數(shù)式選定器件類型函數(shù)式化簡邏輯電路圖函數(shù)式變換用MSI或PLD實現(xiàn)用SSI實現(xiàn)

圖4.2.2組合電路設計過程邏輯電路圖設計舉例例

設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。每一組信號燈由紅、黃、綠三盞燈組成，正常工作情況下，任何時刻必有一盞燈點亮，而且只允許有一盞燈點亮。而當出現(xiàn)其他五種點亮狀態(tài)時，電路發(fā)生故障，這時要求發(fā)出故障信號，以提醒維護人員前去修理。一、邏輯抽象,列真值表將紅、黃、綠燈的狀態(tài)表示為R、A、G輸入變量，故障信號輸出變量以Z表示，燈亮為1，燈滅為0，列出真值表：二、寫函數(shù)式并化簡Z=RAG+RA+RG+AG三、選擇SSI器件實現(xiàn)選擇與非門、或非門、與或非門等SSI器件來實現(xiàn)上面的邏輯例如選擇與非門來實現(xiàn)，則將函數(shù)形式轉(zhuǎn)換為與非-與非式即可。四、畫邏輯圖例2：設計三人表決電路。每人一個按鍵（A、B、C），如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1.邏輯賦值：2.根據(jù)題意列出真值表。真值表三個按鍵A、B、C按下時為’1’，不按時為’0’。輸出是F，指示燈亮為’1’，否則為’0’。真值表3.畫出卡諾圖，并用卡諾圖化簡：ABC0001111001ABACBC4.根據(jù)邏輯表達式畫出邏輯圖。&1&&ABBCF(1)用與門-或門實現(xiàn)&&&&ABCF(2)用與非門實現(xiàn)4.3若干常用的組合邏輯電路二進制代碼

功能：將電路某種特定的狀態(tài)

（高電平或低電平）轉(zhuǎn)換n位二進制代碼有2n種不同的組合，可以表示2n個信號。普通編碼器優(yōu)先編碼器4.3.1編碼器任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。允許同時輸入兩個以上編碼信號。3位二進制編碼器--8線-3線編碼器：八個輸入端為I0I7（八種狀態(tài)），與之對應的輸出為Y0、Y1、Y2，共三位二進制數(shù)。一、普通編碼器8/3線編碼器I0I1I2I7Y2Y1Y0編碼器的邏輯功能編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器編碼器的輸入為狀態(tài)輸入，每一個輸入代表一個事物或狀態(tài)，若用高電平1代表編碼信號，即申請編碼，則輸出為此編碼信號對應的二進制代碼。如I1為1，其余都為0，則表示I1有編碼信號，如果為8421碼編碼規(guī)則，則輸出為001。稱輸入高電平有效，或1有效。01000000輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111001輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111由功能表寫出邏輯函數(shù)式：利用了無關項化簡3位二進制編碼器1000000001I0思考兩個問題1、同時有兩個以上的輸入為編碼信號1時，編碼器會有怎樣的輸出呢？2、以上輸入編碼信號是以高電平1為有效狀態(tài)的，有沒有輸入編碼信號以0為有效狀態(tài)的？編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器1、兩個輸入同為編碼信號1100000011I02、編碼器輸入低電平有效輸入輸出ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111編碼器ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器10111111001輸出端有效形式輸出端一般是正的形式，也有反(非)的形式。編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器0111111111110111111110110111111011110111110011110111011111110110101111110100111111110000真值表輸入輸出100000×10001××1010×××111優(yōu)先級別：低邏輯表達式：2、8線-3線優(yōu)先編碼器74HC1481、4線-2線優(yōu)先編碼器二、優(yōu)先編碼器編碼輸入端編碼輸出端74HC148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS有編碼信號輸入標志無編碼信號輸入標志101111101電路工作，有編碼輸入，則YEX為0。選通控制（1）電路結(jié)構(gòu)：見圖低電平有效電路工作，無編碼輸入，則YS為0；（2）邏輯功能：(見表）①S=1:編碼器處于非工作狀態(tài),YS=YEX=1；輸入端無編碼信號：為非編碼輸出，用于多片優(yōu)先編碼器的級聯(lián)YS=0,YEX=1;輸入端有編碼信號：為反碼輸出，由功能表可知，輸入優(yōu)先級別的次序依次為：7，6，…,0。YS=1,YEX=0;討論：的作用？YS②S=0:編碼器處于工作狀態(tài)；S低電平有效例4.3.1試用兩片74HC148接成16線-4線優(yōu)先編碼器。16-4線優(yōu)先編碼器YEXYSSī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15Z0Z1Z2Z3設計目標：74HC148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS74HC148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSS功能表：

1XX…XX…XX111111011…11…110XX…XX…X0…………0XX…X01…110XX…01…11…………001…11…11111110000001…………011101100001…………11110174HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī1516根輸入線ī0~ī15，而每片148只能提供8根編碼輸入，所以使用2片148，每片各提供8個輸入，總共16個輸入，其中148(1)提供ī0~ī7，148(2)提供ī8~ī15

。

優(yōu)先權(quán):

ī0<ī1<ī2<…

<ī6<ī7

<ī8<ī9<…

<ī14<ī151、輸入編碼信號：74HC148(1)輸入74HC148(2)輸入74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS如何保證148(2)比148(1)優(yōu)先權(quán)大呢？74HC148(2)74HC148(1)工作狀況74HC148(1)無效74HC148(1)有效有編碼無編碼S(1)YS(2)1100S(1)=YS(2)(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15S(1)=YS(2)2、輸出：Z3Z2Z1Z00000::::::01111000::::::1111對應輸入情況ī8~ī15有編碼輸入ī8~ī15無編碼輸入ī0~ī7有編碼輸入74HC148情況74148(2)有編碼74148(1)不工作74148(2)無編碼74148(1)有編碼01YEX(1)YEX(2)0110Z3=YEX(2)74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15＆＆＆Z3Z2Z1Z03、控制端：

應該仿照8-3編碼器74HC148，還有YEX、YS、S等。

下面設計YEX、YS、S:74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSSYEXYEX(1)YEX(2)01010011100X(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15＆＆＆Z3Z2Z1Z074HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSSYSYS(1)YS(2)00001111110x(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15＆＆＆Z3Z2Z1Z074HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS&YEXSS(1)S(2)

0X0111(1)(2)ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9ī10ī11ī12ī13ī14ī15＆＆＆Z3Z2Z1Z074HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS10x思考題？如何用74HC148設計32線-5線優(yōu)先編碼器？(題4.8)74HC148：4片方法一：用2片74HC148設計16-4編碼器；然后用2片16-4設計32-5編碼器。方法二：直接用4片74HC148設計32-5編碼器。3、二-十進制優(yōu)先編碼器74LS14774LS147ī0ī1ī2ī3ī4ī5ī6ī7ī8ī9Y0Y1Y2Y34.3.2譯碼器二進制代碼(機器代碼)轉(zhuǎn)換特定的輸出狀態(tài)(控制信號)譯碼：按功能分類二進制譯碼器顯示譯碼器——用于電路輸出的數(shù)字顯示部分n位二進制代碼可譯成2n種電路狀態(tài)。譯碼器：具有譯碼功能的邏輯電路。（代碼變換器）是編碼的逆過程二-十進制譯碼器011111111S高電平有效。即S1=1,S2=S3=0時，允許譯碼！一、二進制譯碼器：＆111111＆＆＆＆＆＆＆＆＆1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2&S圖4.3.83線-8線譯碼器74HC138二進制代碼輸入使能端輸出數(shù)據(jù)輸出引腳圖+5V地1234567816151413121110974HC138A0A1A2表4.3.574HC138功能表使能端選擇輸入端輸出端11111111101111111110

000

0111111110

0011011111110

0101101111110

0111110111110

1001111

011110

1011111101110

110111111

0110

11111111110A2A1A0允許譯碼條件下（S=1)，各輸出邏輯式為：三個變量的全部最小項的譯碼輸出。利用3-8線譯碼器可以很方便的實現(xiàn)邏輯函數(shù)雙2-4線集成譯碼器74LS139：（其中含兩個2-4譯碼器）輸入輸出使能端使能端輸入輸出+5V地引腳圖74LS1392S2Y02Y12Y22Y31S1Y01Y11Y21Y3例4.3.2試用兩片74HC138組成4線-16線譯碼器。74HC138（1）A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S374HC138（2）A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S34-16譯碼器A2A1A0A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y151、設計16個輸出2、設計4個輸入Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15A3A2A1A0：：：Z71110Z151111：：：Z80001Z00000輸出Z0~Z15輸入A3A2A1A0A374LS138工作狀態(tài)0（1）輸出1（2）輸出S1（1）S1（2）10

01

10000例2、用3線-8線譯碼器74HC138設計組合邏輯函數(shù)。（見書P186）解：因此，附加一個與非門即可實現(xiàn)該邏輯函數(shù)。74HC138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S3XYZ100F＆例3、

3線-8線譯碼器構(gòu)成數(shù)據(jù)分配器

（見書P176）數(shù)據(jù)分配器：將一個數(shù)據(jù)源來的數(shù)據(jù)根據(jù)要求送到多個不同的通道上去的器件。數(shù)據(jù)分配示意圖Y0數(shù)據(jù)輸入n位地址輸入根據(jù)3線-8線譯碼器的邏輯圖圖可寫出：DD數(shù)據(jù)輸出地址輸入…3線-8線譯碼器作數(shù)據(jù)分配器使用：當S1=1,A2A1A0=001時，當S1=1,A2A1A0=010時，A0A1A21S174HC138A0A1A2二、二-十進制譯碼器

這種譯碼器有4個輸入端,10個輸出端。它把0000~1001十組輸入信號譯成對應的10個高、低電平輸出信號。圖二-十進制譯碼器74HC421010~1111偽碼輸入真值表見表二進制代碼(機器代碼)譯碼另一組代碼控制數(shù)碼顯示器，直觀地顯示數(shù)字量。譯碼顯示系統(tǒng)：二-十進制代碼顯示譯碼器數(shù)碼顯示器三、顯示譯碼器LED、LCD1）LED七段字符顯示器的原理簡介

發(fā)光二極管使用的材料與普通的硅二極管和鍺二極管不同，有磷砷化鎵、磷化鎵、砷化鎵等幾種，而且半導體中的雜質(zhì)濃度很高。當外加正向電壓時，大量的電子和空穴在擴散過程中復合，其中一部分電子從導帶躍遷到價帶，把多余的能量以光的形式釋放出來，便發(fā)出一定波長的可見光。

磷砷化鎵發(fā)光二極管發(fā)出的光線波長與磷和砷的比例有關，含磷的比例越大波長越短，同時發(fā)光的效率也隨之降低。常用的LED發(fā)出光線的波長大約在6500?左右，呈橙紅色。LED的優(yōu)點：工作電壓低、體積小、壽命長、響應時間短（小于0.1μs）、亮度較高等；LED的缺點：工作電流較大（10mA/段）。1、七段字符顯示器LED七段顯示器：abcdefg每個發(fā)光字段是一個發(fā)光二極管（PN結(jié)）：

磷砷化鎵（GaAsP)共陰極數(shù)碼管共陽極數(shù)碼管共陰極LED七段顯示器工作示意圖：“1”???

ab???g

共陽極LED七段顯示器工作示意圖：“0”???

ab???g

+5v圖4.3.12半導體數(shù)碼管BS201A（a）外形圖（b）等效電路七段字符顯示器：顯示數(shù)字情況（以共陰極七段字符顯示器為例）abcdfg09

abcdefg1

01100002

1101101e0

11111103

1111001401100119

11110118

11111112）LCD七段顯示器原理簡介

液晶是一種既具有液體的流動性又具有光學特性的有機化合物。它的透明度和呈現(xiàn)的顏色受外加電場的影響，LCD字符顯示器就是利用這一特性來做的。電極上加電壓無外電場符號

在電極上加電壓以后，液晶分子因電離而產(chǎn)生正離子，這些正離子在電場的作用下運動并碰撞其他液晶分子，破壞了液晶分子的整齊排列，使液晶呈現(xiàn)混濁狀態(tài)，如上圖（b）所示。這時射入的光線散射后僅有少量反射回來，故顯示器呈暗灰色。這種現(xiàn)象稱為散射效應。外加電場消失后，液晶又恢復到整齊排列的狀態(tài)。如果將七段透明的電極排列成8字形，則只要選擇不同的電極組合并加以正電壓，就能顯示出各種字符來。LCD最大的優(yōu)點：功耗?。?mW/cm2）

在沒有外加電場的情況下，液晶分子按一特定取向整齊地排列著，如上圖（a）所示。這時液晶為透明狀態(tài)，射入的光線大部分由反射電極反射回來，顯示器呈白色。2、BCD—七段顯示譯碼器/驅(qū)動器:7448邏輯圖見圖輸出高電平有效，用以驅(qū)動共陰極顯示器。功能見表。十進制或功能輸入BI/RBO

輸出字形LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011X00011011000021X001011101101151X111110000000滅燈XXXXXX00000000滅零10000000000000燈測試0XXXXX111111117448邏輯功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74488421碼輸入燈測試輸入滅0輸入滅燈輸入/滅0輸出01111111譯碼輸出0XXXX000000000000000000007448應用實例一圖4.3.18用7448驅(qū)動BS201的連接方法由7448的輸出電路可以看出，當輸出管截止，輸出為高電平時，流過發(fā)光二極管的電流是由VCC和內(nèi)部2KΩ上拉電阻提供的。當VCC=5V時，電流為2mA左右。如果數(shù)碼管需要的電流大于這個值時，則應在外再并接適當電阻。

下面舉一個利用7448實現(xiàn)多位數(shù)字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動態(tài)滅0，實現(xiàn)無意義位的消隱。7448應用實例二DCBA000010a~g

RBIRBOa~gDCBA0000

RBIRBOa~gDCBA0100a~g

RBI

RBOa~gDCBA0000

RBIRBODCBA0000

RBIRBOLTLTLTLTLT

下面舉一個利用7448實現(xiàn)多位數(shù)字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動態(tài)滅0，實現(xiàn)無意義位的消隱。7448應用實例二DCBA000010a~g

RBIRBOa~gDCBA0000

RBIRBOa~gDCBA0100a~g

RBI

RBOa~gDCBA0000

RBIRBODCBA0001

RBIRBOLTLTLTLTLT4.3.3數(shù)據(jù)選擇器在數(shù)字信號的傳輸過程中，有時需要從多路輸入數(shù)據(jù)中選出某一路數(shù)據(jù)，完成此功能的邏輯器件稱為數(shù)據(jù)選擇器，即所謂多路開關。D3D2D1D0Y選擇端輸入數(shù)據(jù)輸出數(shù)據(jù)A1A0功能示意圖:數(shù)據(jù)選擇器雙4選1數(shù)據(jù)選擇器74HC153

74HC15312345678161514131211109選擇端選擇端使能端：低電平有效使能端：低電平有效數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端邏輯圖見圖（P188）輸出端1.功能表：使能端選擇端輸出端A1A0Y00

0D000

1D101

0D201

1D31

0禁止狀態(tài)工作狀態(tài)2.邏輯式：使能端選擇端輸出端A1A0Y00

0D000

1D101

0D201

1D31

0八選一集成數(shù)據(jù)選擇器74HC151功能表74HC151的邏輯電路圖如圖所示。例4.3.4試用兩個帶附加控制端的4選1數(shù)據(jù)選擇器組成一個8選1數(shù)據(jù)選擇器。D0D1D2D3D4D5D6D7A2雙4選1數(shù)據(jù)選擇器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0A111YA2=0:(1)工作,(2)不工作A2=1:(2)工作，(1)不工作例4.3.5試用4選l數(shù)據(jù)選擇器實現(xiàn)例的交通信號燈監(jiān)視電路。

4選1的函數(shù)形式為：將Z變換為Y的表示形式，即：令RA1，AA0，有：如果D0=G，D1=G，D2=G，D3=1Z=Y畫邏輯圖RAG11ZD0=G，D1=G，D2=G，D3=1A1=R，A0=A4選1D3D2D1D0YA1A0S’0例.試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)：解：令A2=X，A1=Y，A0=Z，則：74HC151的輸出：D0D1D2D3D4D5D6D7SA2A1A0Y74HC151XYZ01只要令D0=D1=D2=D4=0,

D3=D5=D6=D7=1，則Y=L4.3.4加法器◆加法器是計算機系統(tǒng)中最常用的算術運算單元，它是計算機CPU中算術運算器的基本單元?！羝渌阈g運算如減、乘、除等都可以由加法運算演變而來?！艏臃ㄆ饕淮文苡嬎愕臄?shù)據(jù)的長度就是加法器的長度，常用的8、16、32位等，當然最簡單的是1位的加法器。1、半加器ABSCO0000011010101101S=ABCO=A?B◆A、B為兩個1位數(shù)，不考慮來自低位的進位，A、B相加的結(jié)果為S，產(chǎn)生的進位為CO，稱半加。一、1位加法器2、全加器CIABSCO0000000110010100110110010101011100111111化為最簡：S=ABCICO=AB+ACI+BCI

=

CI(A+B)+AB若不化為最簡：CO=

CI(AB)+AB◆如果將兩個對應位的加數(shù)和來自低位的進位相加，則為全加。引腳圖SN74LS18311A1B1CI1CO1SGND234567NC2CI2CO2S2A2BVcc141312111098NC輸入輸入輸出甩空甩空輸入輸出輸出雙全加器74LS183：邏輯圖見圖CICOCICOCICOCICOC-1

0

C0C1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器兩個4位二進制數(shù)A3A2A1A0和B3B2B1B0相加，采用并行相加串行進位的方式來完成。串行進位:任一位的加法運算必須在低位的運算完成之后才能進行。1.串行進位加法器串行進位的特點:電路簡單，缺點是運算速度慢。全加器的進位輸出：2.超前進位加法器

為了提高運算速度，必須設法減少或消除由于進位信號逐級傳遞所消耗的時間。

高位的進位輸入信號是否有可能只由加數(shù)和被加數(shù)來判斷，而與低位的進位無關？

當AiBi=1時，COi=1，即產(chǎn)生進位；Ai+Bi=1且CIi=1時，低位的進位能傳送到高位的進位輸出端。若將AiBi定義為進位生成函數(shù)Gi，(Ai+Bi)定義為進位傳送函數(shù)Pi，則有：由上式可得各進位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0

可見進位輸出信號只與函數(shù)Gi、Pi有關，即只與加數(shù)和被加數(shù)有關，所以各位進位信號是可以并行產(chǎn)生的。集成4位超前進位加法器74LS283邏輯圖見圖CIS3S2S1S0CO74LS283B3B2B1B0

A3A2A1A0三、用加法器設計組合邏輯電路

前提：要產(chǎn)生的函數(shù)能化成輸入變量與輸入變量或者輸入變量與常量在數(shù)值上相加的形式，則用加法器來實現(xiàn)較方便。例4.3.7設計一個代碼轉(zhuǎn)換電路，將十進制代碼的8421碼轉(zhuǎn)換為余三碼。解：以8421碼DCBA作輸入，余三碼Y3Y2Y1Y0作輸出。又8421碼加3即得余三碼，所以可得表達式：Y3Y2Y1Y0=DCBA+00114.3.5數(shù)值比較器1.先從高位比起,高位大的，數(shù)值一定大；2.若高位相等,則需再比較低位數(shù)，最終結(jié)果由低位的比較結(jié)果決定；3.比較結(jié)果應有三個標志：A=BA<BA>B數(shù)值比較的規(guī)則：一、1位數(shù)值比較器設計：A=a輸入B=b1.列出真值表：0011110111011位數(shù)值比較器真值表2.由真值表寫邏輯式：（同或運算）00

11110111013.畫出邏輯圖:(a<b)S(a=b)E(a>b)Lab&&111A=a3a2a1a0輸入：B=b3b2b1b0比較規(guī)則：自高而低，逐位比較。輸出：Y

(A=B)Y

(A<B)Y

(A>B)二、多位數(shù)值比較器4位數(shù)值比較器的功能表：a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001

比較輸入

輸出

a3b3a2b2a1b1a0b0Y(A>B)Y(A=B)Y(A<B)

根據(jù)比較規(guī)則，可得4位數(shù)值比較器邏輯式：（備注：沒考慮次低位的比較結(jié)果）4位數(shù)值比較器74LS85邏輯電路圖如圖所示。電路結(jié)構(gòu)不同，擴展端的用法就可能不同，使用時應加以注意。不進行級聯(lián)時，其擴展端應滿足：74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)例4.3.8試用兩片74LS85組成一個8位數(shù)值比較器。74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)(1)(2)C3C2C1C0D3D2D1D0C7C6C5C4D7D6D5D4010YC<DYC=DYC>D思考：七位二進制數(shù)值比較器?C7=D7=0解：設兩個8位數(shù)分別為D7D6D5D4D3D2D1D0,C7C6C5C4C3C2C1C0例2：挑出等于和大于5的4位二進制數(shù)。方案一:設輸入A=x3x2x1x0,B=0101

;x3x2x1x0I(A>B)I(A<B)Y(A>B)Y(A=B)Y(A<B)A1B1A0B0A3B3A2B2I(A=B)74LS85‘1’輸出F。010F1例2：挑出等于和大于5的四位二進制數(shù)。方案二:設輸入A=x3x2x1x0,B=0100

;x3x2x1x0I(A>B)I(A<B)Y(A>B)Y(A=B)Y(A<B)A1B1A0B0A3B3A2B2I(A=B)74LS85‘1’輸出F。010F4.4組合邏輯電路中的競爭-冒險現(xiàn)象

前面我們系統(tǒng)的介紹了組合邏輯電路的分析和設計，這些分析和設計都是在輸入、輸出處于穩(wěn)定的邏輯電平下進行的。為了保證系統(tǒng)工作的可靠性，有必要觀察一下當輸入信號邏輯電平發(fā)生變化的瞬間電路的工作情況。首先我們來看一個最簡單的例子：競爭-冒險現(xiàn)象及其成因圖4.4.1由于競爭而產(chǎn)生的尖峰脈沖把門電路兩個輸入信號同時向相反邏輯電平跳變（一個從1變?yōu)?，另一個從0變?yōu)?）的現(xiàn)象叫競爭。由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖（glitch)的現(xiàn)象叫競爭-冒險。產(chǎn)生原因信號存在前后沿過渡時間不一致問題；

門電路的tpd

（傳輸延遲時間）不一樣。圖4.4.22線－4線譯碼器中的競爭－冒險現(xiàn)象

（a）電路圖（b）電壓波形圖1、代數(shù)法(適應于同一時刻只有一個變量變化的情況）邏輯函數(shù)在其他變量不變的情況下，能化成以下兩種形式，Y=A+A'(輸出門為或門）、Y=(A+A')'（或非門）或Y=AA'（與門）、Y=(AA')'（與非門）時存在競爭冒險。

例如圖所示的電路:*4.4.2檢查競爭-冒險現(xiàn)象的方法圖4.4.3同一輸入變量經(jīng)不同途徑到達輸出門的情況（m、n均為正整數(shù)）解：圖（a）電路輸出的邏輯函數(shù)式為:圖4.4.4例4.4.1的電路例4.4.1試判斷圖中的兩個電路中是否存在競爭-冒險現(xiàn)象。已知任何瞬間輸入變量只有一個改變狀態(tài)。

Y=AB+A’C

當B=C=1時，得Y=A+A’故圖（a）電路中存在競爭-冒險現(xiàn)象。2.卡諾圖法用卡諾圖化簡邏輯函數(shù)時,若存在卡諾圈相切(相鄰)而不相交的情況,則存在競爭冒險。圖（b）電路的輸出函數(shù)為：Y=(A+B)(B’+C)當A=C=0時Y=BB’故圖（b）電路中存在競爭-冒險現(xiàn)象。這種方法雖然簡單但局限性太大，因為多數(shù)情況下輸入變量都有兩個以上同時改變狀態(tài)的可能性。1111ABC010001111000003.計算機輔助分析法：通過在計算機上運行數(shù)字電路模擬程序，能夠迅速查出電路是否存在競爭-冒險現(xiàn)象。4.實驗法：加到電路輸入端的信號波形應該包括輸入變量的所有可能發(fā)生的狀態(tài)變化。

一、在輸出端接入濾波電容

二、引入選通(或封鎖)脈沖消去競爭-冒險現(xiàn)象的方法圖4.4.5消除競爭－冒險現(xiàn)象的幾種方法

（a）電路接法（b）電壓波形三、修改邏輯設計(增加沉余項)當，F(xiàn)=A+=1時，有競爭-冒險的可能;為消除之，可以添加冗余項BC:

當B=C=1時，始終有F=1,所以A的變化不會引起競爭-冒險，使可靠性提高。A&11B&2&3C&4“1”“1”F本章小結(jié)一、組合電路的分析:二、組合電路的設計：3.用門電路(SSI)設計組合邏輯電路;1.門電路構(gòu)成的組合邏輯電路的分析；2.中規(guī)模組合邏輯器件(MSI)及少量門電路構(gòu)成的組合邏輯電路的分析；4.用中規(guī)模組合邏輯器件(MSI)設計組合邏輯電路四、競爭-冒險現(xiàn)象：理解三、典型器件1.編碼器:2.譯碼器二進制譯碼器:顯示譯碼器:4.加法器：5.數(shù)值比較器:3.數(shù)據(jù)選擇器:74HC138，74139，

744874LS183,74LS28374HC153、74HC15174LS8574HC148對集成電路的要求要求（“三會”）1、會認管腳電源端控制端數(shù)據(jù)端2、看懂功能表3、會正確使用控制端習題課（第四章）1、已知：組合邏輯電路的功能如右表所示，試用中規(guī)模集成器件（MSI）實現(xiàn)之?？梢愿郊由倭康拈T電路。1111輸入輸出ABCF00000011010101101001101011002、分別用雙四選一數(shù)據(jù)選擇器（74HC153）和雙2-4線譯碼器（74LS139）實現(xiàn)邏輯函數(shù)F。(兩種方法)3、設計三個四位數(shù)的比較器，可以對A、B、C進行比較，能判斷：

（1）三個數(shù)是否相等。

（2）若不相等，判斷A是最大還是最小。4、寫出下圖所示電路的輸出函數(shù)F（數(shù)據(jù)選擇器的使能端都為有效電平）。A1=1=1D0D1D2D3A1A0Y0AAABC=1=1D0D1D2D3A1A0YA1AA01BCD0D1

A0

D

F(A,B,C,D)中規(guī)模組合邏輯集成器件的靈活應用一、設計方法及步驟：邏輯函數(shù)式對照法1.由功能確定輸入、輸出量，寫出邏輯式；2.把要用的MSI邏輯函數(shù)式變換成與所求邏輯式相類似的形式：中規(guī)模集成邏輯器件都是為了實現(xiàn)專門的邏輯功能而設計，但是通過適當?shù)倪B接，可以實現(xiàn)一般的邏輯功能。

用中規(guī)模組件設計邏輯電路，可以減少連線、提高可靠性。下面介紹用數(shù)據(jù)選擇器和譯碼器設計組合邏輯電路的方法及MSI電路的分析方法。其中：“

2.把要用的MSI邏輯函數(shù)式變換成與所求邏輯式相類似