高速數(shù)字設(shè)計(jì)和信號(hào)完整性-導(dǎo)論

——導(dǎo)論高速數(shù)字設(shè)計(jì)和信號(hào)完整性分析上海傲普科技有限公司上海傲普科技有限公司1高速數(shù)字PCB設(shè)計(jì)高速數(shù)字設(shè)計(jì)和SI分析導(dǎo)論基本概念研究領(lǐng)域研究手段研究目的在產(chǎn)品開(kāi)發(fā)中的應(yīng)用工程設(shè)計(jì)規(guī)范理想的數(shù)字信號(hào)波形數(shù)字信號(hào)的畸變上海傲普科技有限公司2高速數(shù)字PCB設(shè)計(jì)基本概念高速數(shù)字設(shè)計(jì)（High-SpeedDigitalDesign）強(qiáng)調(diào)被動(dòng)元件的特性及其對(duì)電氣性能的影響，包括導(dǎo)線、印制電路板以及集成電路封裝等等。高速數(shù)字設(shè)計(jì)研究被動(dòng)元件如何影響信號(hào)傳輸（振鈴和反射），信號(hào)之間的相互作用（串?dāng)_）信號(hào)完整性（SignalIntegrity，以下簡(jiǎn)稱(chēng)SI）是指信號(hào)在信號(hào)線上的質(zhì)量。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候具有所必需達(dá)到的電壓電平數(shù)值信號(hào)完整性是保證系統(tǒng)穩(wěn)定工作的基礎(chǔ)上海傲普科技有限公司3高速數(shù)字PCB設(shè)計(jì)研究領(lǐng)域信號(hào)端接

reflection,ring,overshoot,undershoot延遲控制

skew,propagationdelay串?dāng)_抑制

crosstalk電源和地噪聲抑制

groundbounce,simultaneousswitchingnoise上海傲普科技有限公司4高速數(shù)字PCB設(shè)計(jì)研究手段物理實(shí)驗(yàn)驗(yàn)證數(shù)學(xué)模型計(jì)算軟件模擬分析經(jīng)驗(yàn)規(guī)則估算通常需要綜合運(yùn)用上述四種方法。

上海傲普科技有限公司5高速數(shù)字PCB設(shè)計(jì)研究目的在中、大規(guī)模電子系統(tǒng)的設(shè)計(jì)中，系統(tǒng)地運(yùn)用信號(hào)完整性技術(shù)可以帶來(lái)許多益處降低產(chǎn)品成本

縮短研發(fā)周期，降低開(kāi)發(fā)成本

提高產(chǎn)品性能

提高產(chǎn)品可靠性

數(shù)字電路在具有邏輯功能的同時(shí)，也具有豐富的模擬特性數(shù)字電路本身具有一定的抗干擾能力，設(shè)計(jì)工程師可以估算或精確測(cè)定各種噪聲的幅度及其時(shí)域變化

將電路抗干擾能力精確分配給各種噪聲

控制總噪聲不超過(guò)電路的抗干擾能力以最小的綜合成本達(dá)到最高的整體性能

上海傲普科技有限公司6高速數(shù)字PCB設(shè)計(jì)在產(chǎn)品開(kāi)發(fā)中的應(yīng)用參與總體設(shè)計(jì)，明確系統(tǒng)設(shè)計(jì)目標(biāo)提出物理層的信號(hào)傳輸方案和組裝方案提出系統(tǒng)噪聲分配方案明確噪聲抑制方案輔助完成工程設(shè)計(jì)解決調(diào)試中出現(xiàn)的有關(guān)問(wèn)題上海傲普科技有限公司7高速數(shù)字PCB設(shè)計(jì)工程設(shè)計(jì)規(guī)范——設(shè)計(jì)目標(biāo)在設(shè)計(jì)中保證正確性可靠性可維性可測(cè)性可制造性上海傲普科技有限公司8高速數(shù)字PCB設(shè)計(jì)工程設(shè)計(jì)規(guī)范——基本內(nèi)容信號(hào)完整性設(shè)計(jì)目標(biāo)——噪聲分配方案?jìng)鬏斁€設(shè)計(jì)負(fù)載驅(qū)動(dòng)規(guī)則時(shí)鐘的產(chǎn)生和傳輸電源和地系統(tǒng)設(shè)計(jì)受控阻抗連接器設(shè)計(jì)邏輯級(jí)延的估算印制板設(shè)計(jì)規(guī)則熱設(shè)計(jì)要求上海傲普科技有限公司9高速數(shù)字PCB設(shè)計(jì)理想的數(shù)字信號(hào)波形理想的數(shù)字信號(hào)是指器件廠家提供的輸出高電平VOH

輸出低電平VOL

上升沿tr

下降沿tf

等參數(shù)所描述的信號(hào)波形上海傲普科技有限公司10高速數(shù)字PCB設(shè)計(jì)理想的數(shù)字信號(hào)波形——TTL理想的TTL（含LVTTL）數(shù)字信號(hào)波形

VOHmin=2.4VVOLmax=0.4VVT=1.5V±30mVV2.41.50.4trtft上海傲普科技有限公司11高速數(shù)字PCB設(shè)計(jì)理想的數(shù)字信號(hào)波形——CMOS理想的CMOS數(shù)字信號(hào)波形

VOHmin=4.44VVOLmax=0.5VVT=2.5V（+5V）VOHmin=2.4VVOLmax=0.4VVT=1.5V（+3.3V）Vt0.54.442.5trtf上海傲普科技有限公司12高速數(shù)字PCB設(shè)計(jì)理想的數(shù)字信號(hào)波形——ECL理想的ECL數(shù)字信號(hào)波形

VOHmin=-0.96VVOLmax=-1.65VVBB=-1.29V±30mVtV-0.95-1.29-1.65trtf上海傲普科技有限公司13高速數(shù)字PCB設(shè)計(jì)數(shù)字信號(hào)的畸變IC在系統(tǒng)應(yīng)用中不可能工作于理想的情況下。由于受到多種因素的影響，信號(hào)波形會(huì)產(chǎn)生各種變化。這些變化的程度必須嚴(yán)格加以限制，使之保持在可以接受的范圍內(nèi)。在設(shè)計(jì)過(guò)程中，有哪些因素會(huì)造成數(shù)字信號(hào)的畸變，變化數(shù)值的確定，以及各個(gè)因素之間的關(guān)系等都是設(shè)計(jì)人員關(guān)心的重點(diǎn)。上海傲普科技有限公司14高速數(shù)字PCB設(shè)計(jì)地線電阻的電壓降系統(tǒng)中地線電阻會(huì)造成地電平的升高。決定因素為IC功耗IC密度饋電方式地線電阻（R）饋電的地線總電流ΔV地=ΔI×ΔRΔV地2.40.4tV上海傲普科技有限公司15高速數(shù)字PCB設(shè)計(jì)電源線電阻的電壓降如果系統(tǒng)中IC的電源電壓（如+3.3V）存在差值，當(dāng)其小于+3.3V時(shí)，輸出高電平將降低。由于系統(tǒng)電源有集中電源和分散的電源模塊之分，此差值不同。決定因素為IC功耗IC密度饋電方式電源線的饋電電阻值電源電流值ΔVCC=ΔI×ΔR。V2.40.4ΔVCCΔV地t上海傲普科技有限公司16高速數(shù)字PCB設(shè)計(jì)信號(hào)線電阻的電壓降——低電平IC輸出管腳經(jīng)過(guò)印制導(dǎo)線或電纜連到另一IC的輸入腳，輸出低電平電流在印制導(dǎo)線或電纜電阻上引起低電平的抬高，其值為ΔVOL=IOL×R。決定因素為端接方式端接電平端接電阻阻值導(dǎo)線寬度導(dǎo)線厚度導(dǎo)線長(zhǎng)度導(dǎo)線截面積V2.40.4ΔVOL=IOL×Rt上海傲普科技有限公司17高速數(shù)字PCB設(shè)計(jì)信號(hào)線電阻的電壓降——高電平IC輸出管腳經(jīng)過(guò)印制導(dǎo)線或電纜到另一個(gè)IC的輸入腳，輸出高電平電流在印制導(dǎo)線或電纜電阻上引起高電平的降低，其值為ΔVOH=IOH×R。決定因素為端接方式端接電平端接電阻阻值導(dǎo)線寬度導(dǎo)線厚度導(dǎo)線長(zhǎng)度導(dǎo)線截面積Vt2.40.4ΔVOH=IOH×R上海傲普科技有限公司18高速數(shù)字PCB設(shè)計(jì)輸出管在工作區(qū)狀態(tài)下的信號(hào)畸變?nèi)绻鸌C輸出低電平電流太大，遠(yuǎn)大于器件手冊(cè)給出的值，輸出三極管將退出飽和區(qū)，進(jìn)入工作區(qū)，使輸出低電平抬高。如果IC輸出高電平電流太大，遠(yuǎn)大于器件手冊(cè)給出的值，輸出三極管將退出飽和區(qū)，進(jìn)入工作區(qū)，使輸出高電平降低。決定因素端接方式端接電阻阻值輸出管的飽和深度輸出管的β值V2.4ΔVHΔVLt0.4上海傲普科技有限公司19高速數(shù)字PCB設(shè)計(jì)轉(zhuǎn)換噪聲（SSN）如果系統(tǒng)中的IC以較高頻率工作，會(huì)造成供電系統(tǒng)上有較高頻率變化的電流尖峰。而供電的電源線路和地線路都可看成是很小的電阻、電感和電容元件，電流尖峰值太大，在它們上面會(huì)產(chǎn)生較大的交流尖峰電壓。電源上的尖峰電壓會(huì)干擾到輸出高電平上，而地電平上的尖峰電壓會(huì)干擾到輸出低電平上。IC內(nèi)部同樣存在這種尖峰電壓。上海傲普科技有限公司20高速數(shù)字PCB設(shè)計(jì)串?dāng)_（Crosstalk）由于系統(tǒng)組裝密度越來(lái)越高，印制導(dǎo)線之間的距離越來(lái)越小。當(dāng)鄰近導(dǎo)線上有高速轉(zhuǎn)換的脈沖信號(hào)時(shí)，導(dǎo)線上的已有信號(hào)將被附加一個(gè)較大的電磁藕合信號(hào)，即串?dāng)_信號(hào)。接插件的信號(hào)針之間以及電纜的信號(hào)線之間也存在串?dāng)_現(xiàn)象決定因素tr、tf線寬線間距線與介質(zhì)的距離介質(zhì)的介電常數(shù)平行線長(zhǎng)重疊線長(zhǎng)Vt2.40.4上海傲普科技有限公司21高速數(shù)字PCB設(shè)計(jì)反射（Reflection）如果IC之間的互連線比較長(zhǎng)，信號(hào)線的特性阻抗又不均勻；或者終端沒(méi)有匹配，都會(huì)引起信號(hào)反射。如果始端也不匹配，則會(huì)因多次反射而形成振鈴。Vt2.40.41.5上海傲普科技有限公司22高速數(shù)字PCB設(shè)計(jì)邊沿畸變?nèi)绻盘?hào)頻率升高到一定程度，同時(shí)印制導(dǎo)線又較長(zhǎng)或者負(fù)載電容較大時(shí)，信號(hào)的上升時(shí)間有可能等于或大于脈沖寬度，信號(hào)波形將會(huì)畸變到?jīng)]有高低電平平頂或者遠(yuǎn)離平頂。決定因素導(dǎo)線寬度導(dǎo)線長(zhǎng)度導(dǎo)線與介質(zhì)距離介