數(shù)字集成電路基本單元與版圖

數(shù)字集成電路基本單元與版圖第1頁/共93頁第九章數(shù)字集成電路基本單元與版圖9.1TTL基本電路9.2CMOS基本門電路及版圖實現(xiàn)9.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計9.4焊盤輸入輸出單元9.5了解CMOS存儲器2第2頁/共93頁9.1TTL基本電路3TTL反相器第3頁/共93頁4具有多發(fā)射極晶體管的3輸入端與非門電路與非門電路第4頁/共93頁5TTL或非門第5頁/共93頁第九章數(shù)字集成電路基本單元與版圖9.1TTL基本電路9.2CMOS基本門電路及版圖實現(xiàn)9.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計9.4焊盤輸入輸出單元9.5了解CMOS存儲器6第6頁/共93頁9.2.1CMOS反相器7NMOS和PMOS的襯底分開NMOS的襯底接最低電位——地，PMOS的襯底接最高電位——Vdd。NMOS的源極接地，漏極接高電位；PMOS的源極接Vdd，漏極接低電位。輸入信號Vi加在兩管g和s之間，由于NMOS的s接地，PMOS的s接Vdd，所以Vi對兩管參考電位不同。第7頁/共93頁CMOS反相器的轉(zhuǎn)移特性8Vi<Vtn截止Vi>Vtn導(dǎo)通Vi>Vdd-|Vtp|截止Vi<Vdd-|Vtp|導(dǎo)通NMOS：PMOS：PMOS視為NMOS的負(fù)載，可以像作負(fù)載線一樣，把PMOS的特性作在NMOS的特性曲線上整個工作區(qū)分為五個區(qū)域ABCDE第8頁/共93頁CMOS反相器的轉(zhuǎn)移特性(續(xù)1)9A區(qū)：0ViVtnNMOS截止 Idsn=0PMOS導(dǎo)通 Vdsn=Vdd Vdsp=0第9頁/共93頁反相器轉(zhuǎn)移特性(續(xù)2)10B區(qū)：Vtn

Vi?VddNMOS飽和導(dǎo)通，

等效為電流源NMOS平方率跨導(dǎo)因子PMOS平方率

跨導(dǎo)因子

PMOS等效為

非線性電阻在Idsn的驅(qū)動下，Vdsn自Vdd下降,|Vdsp|自0V開始上升。第10頁/共93頁反相器轉(zhuǎn)移特性(續(xù)3)11C區(qū)：Vi

?VddNMOS導(dǎo)通，處于飽和區(qū)；PMOS也導(dǎo)通，處于飽和區(qū)；均等效于一個電流源。第11頁/共93頁反相器轉(zhuǎn)移特性(續(xù)4)n/p對轉(zhuǎn)移特性的影響12第12頁/共93頁反相器轉(zhuǎn)移特性(續(xù)5)13D區(qū)：Vdd/2ViVdd/2

+Vtp與B區(qū)情況相反，PMOS導(dǎo)通，處于飽和區(qū)，等效一個電流源：NMOS強(qiáng)導(dǎo)通，等效于非線性電阻第13頁/共93頁反相器轉(zhuǎn)移特性(續(xù)6)PMOS截止，NMOS導(dǎo)通。Vdsn=0|Vdsp|=VddIdsp=0與A區(qū)相反14E區(qū)：Vi

Vdd

+Vtp第14頁/共93頁反相器轉(zhuǎn)移特性(續(xù)7)15CMOS反相器的轉(zhuǎn)移特性和穩(wěn)態(tài)支路電流ABCDEVi0第15頁/共93頁反相器轉(zhuǎn)移特性(續(xù)8)PMOS和NMOS在5個區(qū)域中的定性導(dǎo)電特性。16ABCDEPMOSon+++on++on+onoffNMOSoffonon+on++on+++對于數(shù)字信號，CMOS反相器靜態(tài)時，工作在A區(qū)或E區(qū)Vi=0 (I=0) Vo=Vdd (O=1)Vi=Vdd (I=1) Vo=0 (O=0)狀態(tài)轉(zhuǎn)換時：(I=0)(I=1) (I=1)(I=0)

Is-s=0

Pdc=0Is-s0Ptr0第16頁/共93頁CMOS反相器的瞬態(tài)特性研究瞬態(tài)特性必須考慮負(fù)載電容（下一級門的輸入電容）的影響。脈沖信號參數(shù)定義上升時間tr

Vo=10%VomaxVo=90%Vomax下降時間tf

Vo=90%VomaxVo=10%Vomax

延遲時間td

Vi=50%VimaxVo=50%Vomax

17第17頁/共93頁NMOS和PMOS源、漏極間電壓的變化過程為：Vdsn：0Vdd|Vdsp|：Vdd0，即123原點18CMOS反相器的瞬態(tài)特性(續(xù)1)Vi從1到0CL充電第18頁/共93頁考慮到上拉管導(dǎo)通時先為飽和狀態(tài)而后為非飽和狀態(tài)，輸出脈沖上升時間可分為兩段來計算。19CMOS反相器的瞬態(tài)特性(續(xù)2)Vo<|Vtp|第19頁/共93頁20CMOS反相器的瞬態(tài)特性(續(xù)3)飽和狀態(tài)時假定VC(0)=0,恒流充電時間段有非飽和狀態(tài)時第20頁/共93頁NMOS的導(dǎo)通電流開始為飽和狀態(tài)而后轉(zhuǎn)為非飽和狀態(tài)，輸出脈沖的下降時間也可分為兩段來計算。21CMOS反相器的瞬態(tài)特性(續(xù)4)Vi從0到1CL放電第21頁/共93頁22CMOS反相器的瞬態(tài)特性(續(xù)5)飽和狀態(tài)假定VC(0)=Vdd，恒流放電時間段非飽和狀態(tài)tf=tf1+tf2第22頁/共93頁反相器電路圖到符號電路版圖的轉(zhuǎn)換（a）電路圖

（b）漏極連線，（c）電源與地線連線

（d）柵極與輸入輸出連線23第23頁/共93頁各種形式的反相器版圖（a）垂直走向MOS管結(jié)構(gòu)，（b）水平走向MOS管結(jié)構(gòu)，（c）金屬線從管子中間穿過的水平走向MOS管結(jié)構(gòu)，（d）金屬線從管子上下穿過的水平走向MOS管結(jié)構(gòu)（e）有多晶硅線穿過的垂直走向MOS管結(jié)構(gòu)24第24頁/共93頁并聯(lián)反相器版圖（a）直接并聯(lián)（b）共用漏區(qū)（c）星狀連接25第25頁/共93頁CMOS與非門和或非門與非門和或非門電路：

（a）二輸入與非門（b）二輸入或非門

26第26頁/共93頁與非門的版圖（a）按電路圖轉(zhuǎn)換（b）MOS管水平走向設(shè)計27第27頁/共93頁或非門版圖（a）輸入向右引線（b）輸入向上引線28第28頁/共93頁傳輸門傳輸門不僅是MOS集成電路中的一種基本電路，而且還是一種基元，因為其它基本電路，如反相器，實際上也是由傳輸門組成的。NMOS傳輸門電路只含有一個MOS管，柵極加控制電壓V，襯底接地。MOS管的漏極D與源極S分別接輸入與輸出。輸出負(fù)載是一個電容CL，它是后級的輸入電容。第29頁/共93頁NMOS傳輸門MOS管的結(jié)構(gòu)是對稱的。D和S在結(jié)構(gòu)上沒有任何差別。通常，規(guī)定輸入端為D，輸出端為S。因為:這種電路是不加電源電壓的；電路正常工作所需的能量全由輸入端提供。當(dāng)MOS管導(dǎo)通時，輸入電壓就對CL充電，在CL上建立輸出電壓，其能量由輸入端提供?；蛘逤L對輸入端放電，把能量還給輸入端。因而，輸出電壓總是小于或等于輸入電壓。

所以，規(guī)定輸入端為D，輸出端為S。第30頁/共93頁NMOS傳輸門(續(xù))傳輸門電路很簡單，但分析還相當(dāng)麻煩。因為:1)控制MOS開關(guān)導(dǎo)通與否的電壓是Vgs=VVO

，而不是V。這里VO既是輸出電壓，又重新作用在g-s之間，是百分之百的負(fù)反饋，象一個“源極跟隨器”。2)負(fù)載是一個電容CL，它有充放電過程，輸出電壓Vo是逐步建立起來的。當(dāng)開關(guān)斷開，停止充放電時，電容CL上的電荷將保持不變，相應(yīng)的輸出電壓Vo也保持不變（MOS呈高阻態(tài)）。 所以，傳輸門不僅僅是一只開關(guān)，而且還有記憶能力。第31頁/共93頁NMOS傳輸門(續(xù))規(guī)定符號：變量控制輸入當(dāng)前輸出電壓VVIVO邏輯

IO前一時刻輸出VO–O–第32頁/共93頁NMOS傳輸門(續(xù))1)=0(V=0)，

NMOS不通，VO和O保持不變，即VO=VO–，O=O–2)=1(V

0)NMOS導(dǎo)通與否取決于Vgs=V

-VO–若VO–

V

-Vtn→Vgs

Vtn→

NMOS導(dǎo)通，這時若Vi>VO–→CL被充電→

VO上升→

Vomax=V

-Vtn若Vi<VO–→CL放電→

VO下降→

VO=Vi若VO–>V

-Vtn→Vgs<Vtn→

NMOS不通

→

VO=VO–第33頁/共93頁NMOS傳輸門(續(xù))假定：

=0——V=0

=1——V=Vdd

I=0——Vi=0I=1——Vi=Vdd則傳輸門的輸出電壓Vo特性為，

=0——VO=VO=1——VO=min(Vi，V

-Vtn)第34頁/共93頁NMOS傳輸門(續(xù))1）傳輸門由控制開關(guān)通斷。當(dāng)

=1，MOS開關(guān)導(dǎo)通。=1O=I–當(dāng)

=0，MOS開關(guān)不通。

=0O=O–

這時，Vo=Vo，是前一個狀態(tài)之值。這表示，傳輸門是一種記憶元件，是一種時序邏輯。2）當(dāng)NMOS傳輸門用作開關(guān)以傳輸邏輯信號時，傳輸“0”邏輯將是理想的。傳輸“1”邏輯則不理想，因為電平是蛻化的：盡管輸入Vi=Vdd，輸出卻為Vo=VddVTn。第35頁/共93頁NMOS傳輸門(續(xù))NMOS傳輸門特性1Oˉ0OˉI0011如果電路工作頻率較低，狀態(tài)改變慢，則電容中存儲的電荷將消耗掉，Oˉ=0，這時，NMOS輸入輸出邏輯函數(shù)關(guān)系為Vdd-VTn0VOˉVOˉVVi00VddVdd第36頁/共93頁P(yáng)MOS傳輸門1）PMOS管的門限電壓VTp是負(fù)的，只有當(dāng)Vgs

VTp，即負(fù)得足夠時才會導(dǎo)通。2)在PMOS電路中，通常是加負(fù)電源電壓Vdd，而正端接地。3)襯底接最高電位，即地。I=inputO=output=phase(control)第37頁/共93頁P(yáng)MOS傳輸門(續(xù))早期的PMOS電路采用負(fù)電源，負(fù)邏輯，上述各點都正確。然而，PMOS邏輯電路已經(jīng)淘汰。目前，PMOS管僅用于CMOS電路。它采用正電源，正邏輯。于是，襯底接Vdd。PMOS傳輸門的工作原理同NMOS傳輸門完全一樣.定義：電壓變量為Vi，Vo，V；邏輯變量為I，O，。

=0——V=0

=1——V=Vdd

I=0——Vi=0

I=1——Vi=Vdd第38頁/共93頁P(yáng)MOS傳輸門(續(xù))1)=0(V=0)若VOˉ

Vtp→Vgs

-Vtp→PMOS導(dǎo)通Vi>VOˉ→CL充電→

VO上升→

VO=ViVi<VOˉ→CL放電→

VO下降→

VO=VOmin=Vtp=0——VO(t)=max(Vi，Vtp)2)

=1

(V=Vdd)，

PMOS不通，VO和O保持不變，即

VO(t)=VOˉ O=Oˉ

=1——VO=VOˉ第39頁/共93頁P(yáng)MOS傳輸門(續(xù))PMOS傳輸門用作開關(guān)傳輸邏輯信號時傳輸“1”邏輯，將是理想的。傳輸“0”邏輯，不是理想的。因為電平是蛻化的，即Vi=0，Vomin=Vtp.

PMOS放電放不到底！PMOS傳輸門也是由控制的.=0，MOS導(dǎo)通，傳輸信號=1，MOS截止，VO=VO–PMOS傳輸門也是一種記憶元件，可構(gòu)成時序邏輯第40頁/共93頁P(yáng)MOS傳輸門(續(xù))PMOS傳輸門特性VOˉVddVOˉ|VTp|VVi00VddVddOˉ1Oˉ0I0011PMOS傳輸門的基本特性為：在的控制下，傳送I

=0——O=I=1——O=O第41頁/共93頁CMOS傳輸門將NMOS傳輸門和PMOS傳輸門的優(yōu)缺點加以互補(bǔ)，得到特性優(yōu)良的CMOS傳輸門P-gateN-gate=0，NMOS和PMOS都不導(dǎo)通，

VO(t)=VO(t-Tp)

不傳輸信號=1，NMOS和PMOS導(dǎo)通，有兩條通路若I=0，則NMOS通路更有效CL可以放電放到0若I=1，則PMOS通路更有效CL可以充電充到

1

這樣，輸出電平要么是0，要么是1(Vdd)，沒有電平蛻化，可理想地實現(xiàn)信號傳送。第42頁/共93頁43/78傳輸門的連接傳輸門的連接方式主要有：串聯(lián)、并聯(lián)、串并聯(lián)通過適當(dāng)?shù)倪B接可以實現(xiàn)特定的邏輯關(guān)系。串聯(lián)12VO00VOˉ01VOˉ10VOˉ11Min(Va，V2-VTn)兩個NMOS傳輸門的控制信號分別是1與2第43頁/共93頁Va是連接點a上的電壓。當(dāng)兩個管子都導(dǎo)通時，最后輸出電壓

VO應(yīng)當(dāng)是Va與(V2VTn)之間的最小值。Va是前級的輸出電壓，應(yīng)當(dāng)是Vi與(V1VTn)之間的最小值。VO=min(Va，V2VTn)=min[min(Vi，V1VTn)，(V2VTn)]=min[Vi，V1VTn，V2VTn]傳輸門串聯(lián)第44頁/共93頁傳輸門串聯(lián)(續(xù))1=0——V1=02=0——V2=01=1——V1=Vdd

2=1——V2=VddI=0——Vi=0I=1——Vi=Vdd-VTnVOˉVdd-VTnVOˉVOˉVOˉ0VOˉVOˉV2V2000VddVddVddVdd0Vi0VddOˉOˉ0OˉOˉOˉ1Oˉ2200011110I01第45頁/共93頁傳輸門串聯(lián)(續(xù))1)控制信號1與2的作用是以聯(lián)合形式出現(xiàn)的。若12=0，總有一個開關(guān)不導(dǎo)通，輸出就保持在前一個狀態(tài)之值，VO=VOˉ。若12=1，則兩個開關(guān)都導(dǎo)通，可以傳輸數(shù)據(jù)2)傳輸“0”邏輯是理想的，但傳輸“1”邏輯則產(chǎn)生電平蛻化。

其蛻化程度為min(V1VTn，V2VTn)。3）輸入I與輸出O之間的關(guān)系為，O=12(I)12=1—O=I12=0—O=Oˉ4）推廣到任意k個傳輸門串聯(lián)，有O=12…k(I)但電平蛻化更嚴(yán)重。第46頁/共93頁傳輸門并聯(lián)V1V2VO00VOˉ0VddMin(Vi2,V2?VTn)Vdd0Min(Vi1,V1?VTn)VddVdd?當(dāng)12=1時，電路是沖突的。因為這時兩個傳輸門都把各自的輸入信號傳輸給共同的輸出。如果兩路輸入狀態(tài)相同，且電壓值也相等，Vi1=Vi2，則這類傳輸仍是許可的。但若兩路輸入的狀態(tài)不同，電壓值不等，且若兩個MOS開關(guān)也很理想，則電路就矛盾。第47頁/共93頁傳輸門并聯(lián)(續(xù))VOˉ000VOˉVdd?VTn×0VOˉVdd?VTnVdd?VTnVdd?VTnVOˉ0×Vdd?VTnV1V2Vi1Vi2000VddVddVddVdd0000VddVddVddVdd0－000－1×0－111－0×11

2I1I200011

11

000011110不出現(xiàn)沖突情況下，實現(xiàn)與或邏輯。使能信號12均為0，輸出為高阻。第48頁/共93頁傳輸門并聯(lián)(續(xù))從傳輸?shù)慕嵌瘸霭l(fā)，邏輯關(guān)系表示為：

O=1(I1)+2(I2)即，在1控制下傳輸I1，而在2控制下傳輸I2，二者發(fā)生線或。傳輸門并聯(lián)可推廣到任意k個NMOS傳輸門的并聯(lián)：

O=1(I1)+2(I2)+…+k(Ik)

需要注意的是，傳輸門并聯(lián)，必須保證各個輸入的邏輯電平一致，否則，將會出現(xiàn)沖突，需要外電路來強(qiáng)制輸入電平趨于一致。第49頁/共93頁傳輸門串并聯(lián)串并聯(lián)是傳輸門網(wǎng)絡(luò)的最基本形式O=13(I1)+24(I2)+12(I3)+34(I4)對一個復(fù)雜的傳輸門網(wǎng)絡(luò)，上式可寫為，O=P1(I1)+P2(I2)+…+Pk(Ik)式中Pk是第k路的各控制變量的邏輯乘積第50頁/共93頁由傳輸門構(gòu)成開關(guān)邏輯51開關(guān)邏輯與或門傳輸門符號第51頁/共93頁異或和異或非門電路52異或異或非B第52頁/共93頁線或電路53要實現(xiàn)線或，兩個信號必須只能有一個信號有效，另一個為高阻態(tài)第53頁/共93頁CMOS傳輸門版圖實現(xiàn)54第54頁/共93頁三態(tài)門55第55頁/共93頁三態(tài)門版圖56第56頁/共93頁驅(qū)動電路及其版圖57多個管子并聯(lián)使用增大輸出驅(qū)動能力第57頁/共93頁第九章數(shù)字集成電路基本單元與版圖9.1TTL基本電路9.2CMOS基本門電路及版圖實現(xiàn)9.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計9.4焊盤輸入輸出單元9.5了解CMOS存儲器58第58頁/共93頁9.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計59標(biāo)準(zhǔn)單元設(shè)計流程圖

第59頁/共93頁庫單元設(shè)計標(biāo)準(zhǔn)單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描述內(nèi)容都包括：（1）邏輯功能；（2）電路結(jié)構(gòu)與電學(xué)參數(shù)；（3）版圖與對外連接端口的位置；對于標(biāo)準(zhǔn)單元設(shè)計EDA系統(tǒng)而言，標(biāo)準(zhǔn)單元庫應(yīng)包含以下三個方面的內(nèi)容：

（1）邏輯單元符號庫與功能單元庫；（2）拓?fù)鋯卧獛欤唬?）版圖單元庫。60第60頁/共93頁庫單元設(shè)計例61簡單反相器第61頁/共93頁第九章數(shù)字集成電路基本單元與版圖9.1TTL基本電路9.2CMOS基本門電路及版圖實現(xiàn)9.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計9.4焊盤輸入輸出單元9.5了解CMOS存儲器62第62頁/共93頁9.4焊盤輸入輸出單元63輸入單元主要承擔(dān)對內(nèi)部電路的保護(hù)一般認(rèn)為外部信號的驅(qū)動能力足夠大，輸入單元不必具備再驅(qū)動功能。因此，輸入單元的結(jié)構(gòu)主要是輸入保護(hù)電路。為防止器件被擊穿，必須為這些電荷提供“泄放通路”，這就是輸入保護(hù)電路。輸入保護(hù)分為單二極管、電阻結(jié)構(gòu)和雙二極管、電阻結(jié)構(gòu)。第63頁/共93頁輸入單元例64單二極管、電阻電路雙二極管、電阻保護(hù)電路

第64頁/共93頁9.4.2輸出單元A.反相輸出I/O

PAD顧名思義，反相輸出就是內(nèi)部信號經(jīng)反相后輸出。這個反相器除了完成反相的功能外，另一個主要作用是提供一定的驅(qū)動能力。圖9.37是一種p阱硅柵CMOS結(jié)構(gòu)的反相輸出單元，由版圖可見構(gòu)造反相器的NMOS管和PMOS管的尺寸比較大，因此具有較大的驅(qū)動能力。65第65頁/共93頁輸出單元例p阱硅柵CMOS反相輸出I/O

PAD66第66頁/共93頁輸出單元例去鋁后的反相器版圖67第67頁/共93頁輸出單元(續(xù))大尺寸NMOS管版圖結(jié)構(gòu)和剖面68第68頁/共93頁輸出單元(續(xù))反相器鏈驅(qū)動結(jié)構(gòu)假設(shè)反相器的輸入電容等于Cg，則當(dāng)它驅(qū)動一個輸入電容為f·Cg的反相器達(dá)到相同的電壓值所需的時間為f·τ。如果負(fù)載電容CL和Cg的CL/Cg=Y時，則直接用內(nèi)部反相器驅(qū)動該負(fù)載電容所產(chǎn)生的總延遲時間為ttol=Y·τ。如果采用反相器鏈的驅(qū)動結(jié)構(gòu)，器件的尺寸逐級放大f倍，則每一級所需的時間都是f·τ，N級反相器需要的總時間是N·f·τ。由于每一級的驅(qū)動能力放大f倍，N級反相器的驅(qū)動能力就放大了fN倍，所以fN＝Y(jié)。對此式兩邊取對數(shù)，得：

N=lnY/lnf反相器鏈的總延遲時間ttol=N*f*τ=(f/lnf)*τ*lnY

69第69頁/共93頁輸出單元(續(xù))直接驅(qū)動和反相器鏈驅(qū)動負(fù)載時的延遲時間曲線

70第70頁/共93頁輸出單元(續(xù))B.同相輸出I/O

PAD同相輸出實際上就是“反相＋反相”，或采用類似于圖9.40所示的偶數(shù)級的反相器鏈。為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動能力問題。利用鏈?zhǔn)浇Y(jié)構(gòu)可以大大地減小內(nèi)部負(fù)荷。即內(nèi)部電路驅(qū)動一個較小尺寸的反相器，這個反相器再驅(qū)動大的反相器，在同樣的內(nèi)部電路驅(qū)動能力下才能獲得較大的外部驅(qū)動。71第71頁/共93頁輸出單元(續(xù))C.三態(tài)輸出I/O

PAD所謂三態(tài)輸出是指單元除了可以輸出“0”，“1”邏輯外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號也可分為反相輸出和同相輸出。圖9.42是一個同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖。同相三態(tài)輸出單元電路結(jié)構(gòu)72第72頁/共93頁輸出單元(續(xù))同相三態(tài)輸出單元版圖73第73頁/共93頁輸出單元(續(xù))D.漏極開路輸出單元漏極開路結(jié)構(gòu)實現(xiàn)的線邏輯74第74頁/共93頁9.4.3輸入輸出雙向三態(tài)單元（I/OPAD）在許多應(yīng)用場合，需要某些數(shù)據(jù)端同時具有輸入、輸出的功能，或者還要求單元具有高阻狀態(tài)。在總線結(jié)構(gòu)的電子系統(tǒng)中使用的集成電路常常要求這種I/O

PAD。輸入、輸出雙向三態(tài)單元電路原理圖

75第75頁/共93頁第九章數(shù)字集成電路基本單元與版圖9.1TTL基本電路9.2CMOS基本門電路及版圖實現(xiàn)9.3數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計9.4焊盤輸入輸出單元9.5了解CMOS存儲器76第76頁/共93頁9.5了解CMOS存儲器77第77頁/共93頁存儲單元的等效電路78第78頁/共93頁9.5.1動態(tài)隨機(jī)存儲器（DRAM）A.DRAM單元的歷史演變過程(a)含兩個存儲節(jié)點的四晶體管DRAM單元；(b)含兩條位線和兩條字線的三晶體管DRAM單元；(c)含兩條位線和一條字線的雙晶體管DRAM單元；(d)含一條位線和一條字線的單晶體管DRAM單元79第79頁/共93頁三晶體管DRAM單元的工作原理80字線上通過預(yù)充電電路將電容C2和