存儲器原理與接口微機(jī)原理與接口中國科技大學(xué)

5.1存儲器分類一、有關(guān)存儲器幾種分類

按構(gòu)成存儲器的器件和存儲介質(zhì)分類

半導(dǎo)體存儲器磁盤和磁帶等磁表面存儲器光電存儲器當(dāng)前1頁，總共81頁。按存取方式分類

隨機(jī)存儲器RAM(RandomAccessMemory)

只讀存儲器ROM（Read-OnlyMemory）串行訪問存儲器(SerialAccessStorage)當(dāng)前2頁，總共81頁。按在計算機(jī)中的作用分類主存儲器(內(nèi)存)輔助存儲器(外存)高速緩沖存儲器當(dāng)前3頁，總共81頁。二、半導(dǎo)體存儲器的分類1、隨機(jī)存取存儲器RAM2、只讀存儲器ROM當(dāng)前4頁，總共81頁。二、半導(dǎo)體存儲器的分類1、隨機(jī)存取存儲器RAMa.靜態(tài)RAM（ECL，TTL，MOS）b.動態(tài)RAM當(dāng)前5頁，總共81頁。2、只讀存儲器ROMa.掩膜式ROM

b.可編程的PROM

c.可用紫外線擦除、可編程的EPROM

d.可用電擦除、可編程的E2PROM等當(dāng)前6頁，總共81頁。絕緣層浮動?xùn)叛┍雷⑷胧組OS管可用紫外線擦除、可編程的EPROM當(dāng)前7頁，總共81頁。編程使柵極帶電擦除EPROM芯片上方有一個石英玻璃窗口當(dāng)一定光強(qiáng)的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。一般照射20～30分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除。當(dāng)前8頁，總共81頁。RAM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）ROM掩膜型ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM)當(dāng)前9頁，總共81頁。三、多層存儲結(jié)構(gòu)概念1、核心是解決容量、速度、價格間的矛盾，建立起多層存儲結(jié)構(gòu)。一個金字塔結(jié)構(gòu)的多層存儲體系充分體現(xiàn)出容量和速度關(guān)系當(dāng)前10頁，總共81頁。當(dāng)前11頁，總共81頁。2、多層存儲結(jié)構(gòu)寄存器Cache(高速緩存)內(nèi)存磁盤磁道、光盤當(dāng)前12頁，總共81頁。

Cache—主存層次：解決CPU與主存的速度上的差距；主存—輔存層次：解決存儲的大容量要求和低成本之間的矛盾。當(dāng)前13頁，總共81頁。5.2、主存儲器結(jié)構(gòu)一、主存儲器的主要技術(shù)指標(biāo)存儲容量存取速度可靠性功耗

當(dāng)前14頁，總共81頁。1、容量存儲容量存儲器可以容納的二進(jìn)制信息量稱為存儲容量（尋址空間，由CPU的地址線決定）

實際存儲容量：在計算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。

當(dāng)前15頁，總共81頁。2、存取速度存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，又稱為讀寫周期。 SDRAM: 12ns10ns8ns RDRAM: 1ns 0.625ns當(dāng)前16頁，總共81頁。3、可靠性

可靠性是用平均故障間隔時間來衡量（MTBF,MeanTimeBetweenFailures）4、功耗

功耗通常是指每個存儲元消耗功率的大小當(dāng)前17頁，總共81頁。二、主存儲器的基本組成MOS型器件構(gòu)成的RAM，分為靜態(tài)和動態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲電路靜態(tài)存儲單元，動態(tài)RAM通常用單管組成基本存儲電路。

當(dāng)前18頁，總共81頁。1、靜態(tài)存儲單元

當(dāng)前19頁，總共81頁。

當(dāng)前20頁，總共81頁。（2）動態(tài)存儲單元

當(dāng)前21頁，總共81頁。（3）、結(jié)構(gòu)地址譯碼輸入輸出控制存儲體

當(dāng)前22頁，總共81頁。地址線控制線數(shù)據(jù)線存儲體譯碼器輸入輸出控制單譯碼結(jié)構(gòu)當(dāng)前23頁，總共81頁。地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址?？刂七壿嬰娐罚航邮掌x信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。當(dāng)前24頁，總共81頁。譯碼器譯碼器矩陣譯碼電路行線列線地址線地址線當(dāng)前25頁，總共81頁。當(dāng)前26頁，總共81頁。一、8086CPU的管腳及功能

8086是16位CPU。它采用高性能的N—溝道，耗盡型負(fù)載的硅柵工藝(HMOS)制造。由于受當(dāng)時制造工藝的限制，部分管腳采用了分時復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝5.3、8086CPU總線產(chǎn)生當(dāng)前27頁，總共81頁。當(dāng)前28頁，總共81頁。二、8086的兩種工作方式

最小模式：系統(tǒng)中只有8086一個處理器，所有的控 制信號都是由8086CPU產(chǎn)生。最大模式：系統(tǒng)中可包含一個以上的處理器，比如 包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大 的情況下，系統(tǒng)控制信號不是由8086直 接產(chǎn)生，而是通過與8086配套的總線控 制器等形成。當(dāng)前29頁，總共81頁。三、最小模式下8086CPU總線產(chǎn)生（一）、地址線、數(shù)據(jù)線產(chǎn)生

相關(guān)信號線及芯片1、AD15～AD0(AddressDataBus)地址/數(shù)據(jù)復(fù)用信號，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15～AD0上為地址信號的低 16位A15～A0；在T2～T4狀態(tài)（數(shù)據(jù)周期）AD15～AD0上是數(shù)據(jù)信號D15～D0。

當(dāng)前30頁，總共81頁。機(jī)器周期：時鐘周期總線周期：對內(nèi)存或?qū)/O接口的一次操作的時 間指令周期：指令執(zhí)行的時間當(dāng)前31頁，總共81頁。

2、A19/S6～A16/S3(Address/Status)：地址/狀態(tài)復(fù)用信號，輸出。在總周期的T1狀態(tài)A19/S6～A16/S3上是地址的高4位。在T2～T4狀態(tài)，A19/S6～A16/S3上輸出狀態(tài)信息。當(dāng)前32頁，總共81頁。當(dāng)前33頁，總共81頁。S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS當(dāng)前34頁，總共81頁。3、三態(tài)緩沖的8位數(shù)據(jù)鎖存器74LS373(8282)當(dāng)前35頁，總共81頁。當(dāng)前36頁，總共81頁。A、CP正脈沖，DQB、CP為零，保持C、/OE=0，O0輸出；否則高阻當(dāng)前37頁，總共81頁。當(dāng)前38頁，總共81頁。

4、ALE(AddressLatchEnable)地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。

當(dāng)前39頁，總共81頁。當(dāng)前40頁，總共81頁。當(dāng)前41頁，總共81頁。工作過程1、AD0－AD15，A16/S1－A19/S4出現(xiàn)地址信息；2、ALE發(fā)正脈沖，地址信息進(jìn)74LS373；3、AD0－AD15轉(zhuǎn)換為數(shù)據(jù)線，A16/S1 －A19/S4輸出狀態(tài)當(dāng)前42頁，總共81頁。11233當(dāng)前43頁，總共81頁。（二）、數(shù)據(jù)線驅(qū)動 相關(guān)信號線及芯片1、雙向數(shù)據(jù)總線收發(fā)器（8286，74LS245） 兩個功能： a、雙向選擇 b、通道控制

當(dāng)前44頁，總共81頁。A、/OE控制通道 /OE＝0，三態(tài)門導(dǎo)通； /OE＝1，三態(tài)門斷開；B、T控制方向 T＝0，BA T＝1，AB當(dāng)前45頁，總共81頁。2、/DEN(DataEnable)數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅(qū)動器的控制信號。3、DT/R(DataTransmit/Receive)：數(shù)據(jù)驅(qū)動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動器，用DT/R#信號來控制數(shù)據(jù)驅(qū)動器的數(shù)據(jù)傳送方向。當(dāng)DT/R#＝1時，進(jìn)行數(shù)據(jù)發(fā)送；DT/R#＝0時，進(jìn)行數(shù)據(jù)接收。

當(dāng)前46頁，總共81頁。當(dāng)前47頁，總共81頁。當(dāng)前48頁，總共81頁。工作過程1、如果CPU輸出數(shù)據(jù)，DT/R＝1，三態(tài) 門方向為AB,如果CPU輸入數(shù)據(jù); DT/R＝0，三態(tài)門方向取BA；2、/DEN有效，74LS245工作；3、CPU輸入/輸出數(shù)據(jù)完成，/DEN無效， 74LS245停止工作，通道斷開。當(dāng)前49頁，總共81頁。123當(dāng)前50頁，總共81頁。5、48086系統(tǒng)的存儲器接口

一、存儲器接口應(yīng)考慮的幾個問題存儲器與CPU之間的時序配合;CPU總線負(fù)載能力;8086CPU對存儲器的讀寫方式存儲芯片的選用連接方式

當(dāng)前51頁，總共81頁。二、存儲器接口舉例（一）、只讀存儲器(ROM)擴(kuò)展電路

當(dāng)前52頁，總共81頁。1、ROM（EPROM27系列）信號分類：當(dāng)前53頁，總共81頁?？偩€部分： D0—D7，數(shù)據(jù)線 A0—An－1，地址線。n是地址線個數(shù)。 對于2716，n為11， 對于27256，n＝15。電源部分： VCC，GND，電源和地 VPP，編程電壓。在CPU僅對芯片進(jìn)行 讀操作時，Vpp一般直接接電源電壓。當(dāng)前54頁，總共81頁?？刂撇糠郑? /OE讀控制線。當(dāng)其有效時， 數(shù)據(jù)從EPROM內(nèi)的某個單元通過 數(shù)據(jù)線傳送到CPU。

/CS片選線。該信號一般為低 電平有效。有效時表示本芯片工 作。在芯片編程時這根線常作編 程控制線。

當(dāng)前55頁，總共81頁。當(dāng)前56頁，總共81頁。2、CPU提供的信號線 數(shù)據(jù)線D15～D0 地址線A19～A0 存儲器或I/O端口訪問信號M/IO# 讀信號/RD 寫信號/WR當(dāng)前57頁，總共81頁。當(dāng)前58頁，總共81頁。特點a、控制線可以組合不同功能b、CPU根據(jù)指令發(fā)出信號當(dāng)前59頁，總共81頁。3、8086CPU對存儲器的讀方式當(dāng)前60頁，總共81頁。當(dāng)前61頁，總共81頁。結(jié)論CPU總是16位的讀；從偶地址讀；當(dāng)前62頁，總共81頁。例：設(shè)計一ROM擴(kuò)展電路，容量為64KBYTE，地址從00000H開始。EPROM芯片取27256

當(dāng)前63頁，總共81頁。當(dāng)前64頁，總共81頁。解：1、與8088CPU連接（8位）2、與8086CPU連接（16位）當(dāng)前65頁，總共81頁?？偨Y(jié)（與8086CPU）數(shù)據(jù)線連接地址線連接CS產(chǎn)生控制線連接當(dāng)前66頁，總共81頁。（二）、靜態(tài)隨機(jī)讀寫存儲器(RAM)擴(kuò)展電路當(dāng)前67頁，總共81頁。1、62系列靜態(tài)RAM芯片信號線

當(dāng)前68頁，總共81頁。 信號線可分為如下幾類：

總線部分： D0—D7，數(shù)據(jù)線 A0—An－1，地址線。n是地址線個數(shù)。 對于6116，n為11， 對于62256，n＝15。

電源部分： VCC，GND，電源和地當(dāng)前69頁，總共81頁。

控制部分： /RD讀控制線。當(dāng)其有效時，數(shù)據(jù)從 EPROM內(nèi)的某個單元通過數(shù)據(jù)線傳送 到CPU。 /WR 寫控制線。當(dāng)其有效時，CPU把數(shù) 據(jù)通過數(shù)據(jù)線傳送到RAM中的某個單 元。 /CS片選線。該信號一般為低電平有效。 有效時表示本芯片工作。當(dāng)前70頁，總共81頁。2、特點 a、讀/寫； b、讀十六位操作； c、寫十六/八位操作當(dāng)前71頁，總共81頁。3、8086CPU的一個重要信號線 /BHE高8位數(shù)據(jù)允許控制線當(dāng)前72頁，總共81頁。例:設(shè)計一RAM擴(kuò)展電路，容量為32K字，地址從10000H開始。芯片采用62256。當(dāng)前73頁，總共81頁。解：1、所需芯片2、/CS產(chǎn)生3、奇、偶芯片譯碼4、電路當(dāng)前74頁，總共81頁。總結(jié)數(shù)據(jù)線連接地址線連接CS產(chǎn)生奇、偶CS產(chǎn)生控制線連接當(dāng)前75頁，總共81頁。三、譯碼方式全譯碼部分譯碼線譯碼當(dāng)前76頁，總共81頁。74LS138譯碼芯片常用的譯碼芯片是74LS138譯碼器，功能是3