計(jì)算機(jī)組成原理2014-第五講

計(jì)算機(jī)組成原理舒燕君計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院第五講3.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來(lái)的總線命令1.基本概念鏈?zhǔn)讲樵?xún)計(jì)數(shù)器定時(shí)查詢(xún)獨(dú)立請(qǐng)求方式二、總線通信控制1.目的2.總線傳輸周期主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問(wèn)題3.5由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑3.5占用總線不占用總線占用總線(5)分離式通信充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力主模塊申請(qǐng)占用總線，使用完后即放棄總線的使用權(quán)從模塊申請(qǐng)占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期23.5主模塊1.各模塊有權(quán)申請(qǐng)占用總線分離式通信特點(diǎn)充分提高了總線的有效占用2.采用同步方式通信，不等對(duì)方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線4.總線被占用時(shí)，無(wú)空閑3.5第４章存儲(chǔ)器4.1概述4.2主存儲(chǔ)器4.3高速緩沖存儲(chǔ)器4.4輔助存儲(chǔ)器4.1概述一、存儲(chǔ)器分類(lèi)1.按存儲(chǔ)介質(zhì)分類(lèi)(1)半導(dǎo)體存儲(chǔ)器(2)磁表面存儲(chǔ)器(3)磁芯存儲(chǔ)器(4)光盤(pán)存儲(chǔ)器易失TTL、MOS磁頭、載磁體硬磁材料、環(huán)狀元件激光、磁光材料非易失(1)存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)）順序存取存儲(chǔ)器磁帶4.12.按存取方式分類(lèi)(2)存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)）隨機(jī)存儲(chǔ)器只讀存儲(chǔ)器直接存取存儲(chǔ)器磁盤(pán)在程序的執(zhí)行過(guò)程中可讀可寫(xiě)在程序的執(zhí)行過(guò)程中只讀磁盤(pán)、磁帶、光盤(pán)高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM3.按在計(jì)算機(jī)中的作用分類(lèi)4.1高低小大快慢輔存寄存器緩存主存磁盤(pán)光盤(pán)磁帶光盤(pán)磁帶速度容量?jī)r(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)4.1緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器10ns20ns200nsms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器4.1（速度）（容量）4.2主存儲(chǔ)器一、概述1.主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫(xiě)電路MDR地址總線數(shù)據(jù)總線讀寫(xiě)……………2.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫(xiě)4.2

高位字節(jié)地址為字地址

低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長(zhǎng)為16位按字尋址若字長(zhǎng)為32位字地址字節(jié)地址11109876543210840字節(jié)地址字地址4523014203.主存中存儲(chǔ)單元地址的分配4.2224=16M8M4M

(a)IBM360

(b)PDP11(2)存儲(chǔ)速度4.主存的技術(shù)指標(biāo)(1)存儲(chǔ)容量(3)存儲(chǔ)器的帶寬主存存放二進(jìn)制代碼的總位數(shù)

讀出時(shí)間寫(xiě)入時(shí)間存儲(chǔ)器的訪問(wèn)時(shí)間

存取時(shí)間存取周期讀周期寫(xiě)周期

連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

位/秒4.2芯片容量二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫(xiě)電路1K×4位16K×1位8K×8位片選線讀/寫(xiě)控制線地址線…數(shù)據(jù)線…地址線（單向）數(shù)據(jù)線（雙向）1041411384.2二、半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫(xiě)電路片選線讀/寫(xiě)控制線地址線…數(shù)據(jù)線…片選線讀/寫(xiě)控制線（低電平寫(xiě)高電平讀）（允許讀）4.2CSCEWE（允許寫(xiě)）WEOE存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位4.20,015,015,70,7

讀/寫(xiě)控制電路

地址譯碼器

字線015……16×8矩陣………07D07D位線讀/寫(xiě)選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法4.200000,00,7…0…07…D07D讀/寫(xiě)選通

讀/寫(xiě)控制電路

A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫(xiě)……(2)重合法4.200000000000,031,00,31……I/OD0,0讀三、隨機(jī)存取存儲(chǔ)器(RAM)1.靜態(tài)RAM(SRAM)(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開(kāi)關(guān)7TT8、列開(kāi)關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫(xiě)放大器寫(xiě)放大器DIN寫(xiě)選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇4.2T1~T4A′T1

~T4T5T6T7T8A寫(xiě)放大器寫(xiě)放大器DIN寫(xiě)選擇讀選擇讀放位線A位線A′列地址選擇行地址選擇DOUT

①靜態(tài)RAM基本電路的讀

操作行選

T5、T6開(kāi)4.2T7、T8開(kāi)列選讀放DOUTVAT6T8DOUT讀選擇有效T1~T4T5T6T7T8A′ADIN位線A位線A′列地址選擇行地址選