課件hi3559av100es硬件設計checklist_第1頁
課件hi3559av100es硬件設計checklist_第2頁
課件hi3559av100es硬件設計checklist_第3頁
課件hi3559av100es硬件設計checklist_第4頁
課件hi3559av100es硬件設計checklist_第5頁
已閱讀5頁,還剩6頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

?市海思半導體2017。保留一切權利非經本公司,任何單位和個人不得擅自摘抄、本文檔內容的部分或全部,并不得以任何形式。商注您的產品、服務或特性等應受海思公司商業(yè)合同和條款的約束,本文檔中描述的全部或部分產任何明示或默示的或保證。 市龍崗區(qū)坂田電氣生產中心

前 1.1電源地的設計要 主時鐘和RTC電路設計要 DDR電路設計要 ETH電路設計要 SDCARD電路設計要 特殊GPIO設計要 11.1電源地的設計要√(PASS/NODVDD_MEDIA:Media部分的內核電源,電源10A。DVDD:DVDD部分的內核電源,電源選型要5A。DVDD_CPU:CPU部分的內核電源,電源選型3A。DVDD_GPU:GPU部分的內核電源,電源選型5A。CORE電源的實際電壓由SVB動態(tài)調壓電路控Hi3559AV100ESSVB調壓電1.2.5小節(jié)。1.2.5小節(jié)。1.2.5小節(jié)1.2.5小節(jié)√(PASS/NOAVDD18_PLL1.8V之間用磁珠(1000Ω@100M)進行,并與周邊電容組成π型濾波電詳細請見《Hi3559AV100ES1.2.4主時鐘和RTC電路設計要√主需要一個24MHz外接時鐘,最大RTC在固定分頻模式,計時精度主RTC。注意:RTC、PMCsensorhub模塊都RTC時鐘。Xin,Xout,RTC_XIN,RTC_XOUT信號走線越短越好且全程做RTC晶體高濕環(huán)境不起√Hi3559AV100ES選擇內部復位時,BL19管腳復用為SYS_RSTN_OUT功能。Hi3559AV100ES選擇外部復位時,BL19管腳復用為WDG_RSTN功能,此時管腳為OD該部分電路設計請參考《Hi3559AV100ES硬件設計用戶指南》1.1.2節(jié)。小系統(tǒng)相關的外設(boot的flash器件)Hi3559AV100ES一DDR√DDRPCB必須完全拷貝海思4PCS4顆粒DDR4設計請拷貝Hi3559AV100ESDMEB的設計;8PCS8顆粒DDR4設計請拷貝Hi3559AV100ESDMBPLUS為了增加DDR的可靠性,DDRReset信號需要1nFGND。SPI/Nandflash/eMMC/UFS√1.1.82.5BOOTFLASH√1.3SPI/I2C√I2CSCL、SDA是OD輸出的管腳,需sensorI2C建議2kΩI2C建議選擇4.7kΩSPI/I2C電路設計請參考《Hi3559AV100ES硬件設計用戶指南》1.3.3章節(jié)。注意:I2C總線上各器件地址不要√(PASS/NOHi3559AV100ES支持多路Sensor接口,Sensor的1.8V。MIPIRx/LVDS100Ω跨接匹配電阻,MIPIRx/LVDS《Hi3559AV100ES硬件設計用戶指南》1.3.2章節(jié)VI接口設計部分。VI接口應用場景請參考《Hi3559AV100ESMIPIRx0的數(shù)據(jù)信號、MIPIRx1、MIPIRx2和MIPIRx3MIPIRx0的時鐘信號線長為基準,偏差控制在±300mil以差分信號組內走線長度偏差控制在±5mil以內,100?;√(PASS/NO15mil相鄰差分15mil;之間必須使用GND管腳進行。VOBT.11208bit是Y(亮度)8bitC(色度)信號,注意不要對√(PASS/NO提供一個模擬Audiocodec,同時也提I2S接口,但是AudiocodecI2S接口AC_VREF10uF。Hi3559AV100ES2MIC_BIAS管腳,AC_MICBIAS0對應AC_IN0L/R,AC_MICBIAS1AC_IN1L/R。在使用MIC輸入時,為獲得較好的音頻質量, 端在AC_MICBIAS輸出管腳近端將信 Hi3559AV100ES放置,電容容值推薦選擇模擬音頻輸入輸出信號、MICBIAS信號要求全√(PASS/NOAC_OUTL和AC_OUTR的增加音頻放大器Hi3559AV100ESDMEB板版本原理圖。I2S接口的MCLK需在近端串聯(lián)33?電ETH√(PASS/NOMDCKHi3559AV100ESHi3559AV100ESMAC1.8VRTL8211FIRTL8201F的時鐘3.3V電平,所以主輸出的EPHY_CLK和EPHY_RSTN信3.3V才能對接以上兩種PHY,如果用戶使用其他PHY,則需PHY手冊關于這兩個管腳的電平要applicationnotereferencedesign。因phy廠家會有不同的連接方式。JTAG√(PASS/NOJTAGTDI、TDO、TMS4.7k?的上拉電阻,TCK1k?的下拉電阻,TRST信號10k?的下拉電阻,預留上拉電阻。如果JTAGJTAG_EN3.3V電平信號。SDCARD√(PASS/NOSDCARDmos管控制上下電,SDIO0SD3.3VSDIO1只用于對接WIFI1.8VSDIO_CLK、DATACMDSDIO0的DATACMD當使用SD卡功能時,SDIO0_CARD_DETECT信號必須和SDCARD的DETECT引腳連接,PCB布局時,SD卡背面不要放置大功率的器件,以防止SD卡高溫下失效。UART√(PASS/NO默認使用UART01.8V電3.3V電平才能與RS2

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論