及相關(guān)器件課件

及相關(guān)器件課件第1頁/共86頁?MOS二極管?MOSFET基本原理?MOSFET按比例縮小?CMOS與雙極型CMOS?絕緣層上MOSFET?MOS存儲(chǔ)器結(jié)構(gòu)?功率MOSFET第2頁/共86頁MOS二極管

MOS二極管在半導(dǎo)體器件物理中占有極其重要的地位，因?yàn)樗茄芯堪雽?dǎo)體表面特性最有用的器件之一．在實(shí)際應(yīng)用中，MOS二極管是先進(jìn)集成電路中最重要的MOSFET器件的樞紐．在集成電路中，MOS二極管亦可作為一儲(chǔ)存電容器，并且是電荷耦合器件(CCD)的基本組成部分理想MOS二極管MOS二極管的透視結(jié)構(gòu)如圖(a)所示．圖(b)為其剖面結(jié)構(gòu)，其中d為氧化層的厚度，而V為施加于金屬平板上的電壓．當(dāng)金屬平板相對于歐姆接觸為正偏壓時(shí)，V為正值；而當(dāng)金屬平板相對于歐姆接觸為負(fù)偏壓時(shí)，V為負(fù)值第3頁/共86頁第4頁/共86頁第5頁/共86頁第6頁/共86頁第7頁/共86頁第8頁/共86頁第9頁/共86頁第10頁/共86頁第11頁/共86頁第12頁/共86頁第13頁/共86頁第14頁/共86頁第15頁/共86頁第16頁/共86頁在前一圖中，我們假設(shè)當(dāng)金屬平行板上的電壓發(fā)生變化時(shí)，所有增加的電荷將出現(xiàn)在耗盡區(qū)的邊緣，事實(shí)上，只有當(dāng)測量頻率相當(dāng)高對才會(huì)發(fā)生．然而，假如當(dāng)測量頻率足夠低時(shí)，使得表面耗盡區(qū)內(nèi)的產(chǎn)生-復(fù)合率與電壓變化率相當(dāng)或是更快時(shí)，電子濃度(少數(shù)載流子)與反型層中的電荷可以跟隨交流的信號．因此導(dǎo)致強(qiáng)反型時(shí)的電容只有氧化層電容C0而已．右圖為在不同頻率下所測得的MOS的C-V曲線，注意低頻的曲線發(fā)生在≤100Hz時(shí)．第17頁/共86頁第18頁/共86頁第19頁/共86頁第20頁/共86頁第21頁/共86頁第22頁/共86頁第23頁/共86頁第24頁/共86頁第25頁/共86頁第26頁/共86頁第27頁/共86頁第28頁/共86頁第29頁/共86頁第30頁/共86頁第31頁/共86頁第32頁/共86頁第33頁/共86頁第34頁/共86頁一、輸出特性當(dāng)在柵極上施加一偏壓，并在半導(dǎo)體表面產(chǎn)生反型．若在漏極加一小量電壓，電子將會(huì)由源極經(jīng)溝道流向漏極(對應(yīng)電流為由漏極流向源極)．因此，溝道的作用就如同電阻一般，漏極電流ID與漏極電壓成比例，此即如圖(a)右側(cè)恒定電阻直線所示的線性區(qū)．第35頁/共86頁半導(dǎo)體表面強(qiáng)反型形成導(dǎo)電溝道時(shí)，溝道呈現(xiàn)電阻特性，當(dāng)漏-源電流通過溝道電阻時(shí)將在其上產(chǎn)生電壓降。若忽略其它電阻，則漏端相當(dāng)于源端的溝道電壓降就等于漏-源偏置電壓VDS。由于溝道上存在電壓降，使柵絕緣層上的有效電壓降從源端到漏端逐漸減小，降落在柵下各處絕緣層上的電壓不相等，反型層厚度不相等，因而導(dǎo)電溝道中各處的電子濃度不相等。當(dāng)漏極電壓持續(xù)增加，直到漏端絕緣層上的有效電壓降低于表面強(qiáng)反型所需的閾值電壓VT時(shí)，在靠近y=L處的反型層厚度xi將趨近于零，此處稱為夾斷點(diǎn)P，如圖(b)．此時(shí)的漏-源電壓稱為飽和電壓VDsat。超過夾斷點(diǎn)后，漏極的電流量基本上維持不變，因?yàn)楫?dāng)VD>VDsat時(shí)，在P點(diǎn)的電壓VDsat保持固定第36頁/共86頁第37頁/共86頁MOSFET基本原理

為推導(dǎo)出基本的MOSFET特性，將基于下列的理想條件：(1)柵極結(jié)構(gòu)如理想MOS二極管，即無界面陷阱、固定氧化層電荷或功函數(shù)差；(2)僅考慮漂移電流；(3)反型層中載流子的遷移率為固定值；(4)溝道內(nèi)雜質(zhì)濃度為均勻分布；(5)反向漏電流可忽略；(6)溝道中由柵極電壓所產(chǎn)生的垂直于ID電流方向的電場遠(yuǎn)大于由漏極電壓所產(chǎn)生的平行于ID電流方向的電場．最后的一個(gè)條件稱為緩變溝道近似法，通常可適用于長溝道的MOSFET中，基于此種近似法，襯底表面耗盡區(qū)中所包含的電荷量僅由柵極電壓產(chǎn)生的電場感應(yīng)所生成．第38頁/共86頁第39頁/共86頁第40頁/共86頁第41頁/共86頁第42頁/共86頁第43頁/共86頁第44頁/共86頁第45頁/共86頁第46頁/共86頁第47頁/共86頁MOSFET種類依據(jù)反型層的形式，MOSFET有四種基本的形式．假如在零柵極偏壓下，溝道的電導(dǎo)非常低，必須在柵極外加一正電壓以形成n溝道，則此器件為增強(qiáng)型(或稱常關(guān)型)n溝道MOSFET．如果在零偏壓下，已有n溝道存在，而必須外加一負(fù)電壓來排除溝道中的載流子，以降低溝道電導(dǎo)，則此器件為耗盡型(或稱常開型)n溝道MOSFET．同樣也有p溝道增強(qiáng)型與耗盡型MOSFET．需注意的是，對增強(qiáng)型n溝道器件而言，必須施加一個(gè)大于閾值電壓VT的正柵極偏壓，才能有顯著的漏極電流流通．對耗盡型n溝道器件而言，在VG=0時(shí)已有大量電流流通，且變動(dòng)?xùn)艠O電壓可以增減其電流．以上的討論在改變極性后，亦可適用于p溝道器件．第48頁/共86頁第49頁/共86頁第50頁/共86頁精確控制集成電路中各MOSFET的閾值電壓，對可靠的電路工作而言是不可或缺的．一般來說，閾值電壓可通過將離子注入溝道區(qū)來加以調(diào)整．如：穿過表面氧化層的硼離子注入通常用來調(diào)整n溝道MOSFET的閾值電壓．這種方法可以精確地控制雜質(zhì)的數(shù)量，所以閾值電壓可得到嚴(yán)格的控制．帶負(fù)電的硼受主增加溝道內(nèi)摻雜的水平，因此VT將隨之增加．相同地，將少量的硼注入p溝道MOSFET，可降低VT的絕對值．右圖為不同摻雜濃度的VT。第51頁/共86頁第52頁/共86頁第53頁/共86頁第54頁/共86頁MOSFET按比例縮小

MOSFET尺寸的縮減在一開始即為一持續(xù)的趨勢.在集成電路中,較小的器件尺寸可達(dá)到較高的器件密度．此外，較短的溝道長度可改善驅(qū)動(dòng)電流(ID～1/L)以及工作時(shí)的特性．然而，由于器件尺寸的縮減，溝道邊緣(如源極、漏極及絕緣區(qū)邊緣)的擾動(dòng)將變得更加重要．因此器件的特性將不再遵守長溝道近似的假設(shè)．短溝道效應(yīng)(short-channeleffect)前面所得到的閾值電壓是基于漸變溝道近似推導(dǎo)得出的，亦即襯底耗盡區(qū)內(nèi)的電荷僅由柵極電壓產(chǎn)生的電場所感應(yīng)．即VT與源極到漏極間的橫向電場無關(guān)．然而隨著溝道長度的縮減，源極與漏極間的電場將會(huì)影響電荷分布、閾值電壓控制以及器件漏電等器件特性．第55頁/共86頁第56頁/共86頁第57頁/共86頁第58頁/共86頁MOSFET按比例縮小

三、本體穿通(punch-through)DIBL造成在SiO2/Si的界面形成漏電路徑．當(dāng)漏極電壓足夠大時(shí)，可能也會(huì)有顯著的漏電流由源極經(jīng)短溝道MOSFET的本體流至漏極，此亦可歸因于漏極結(jié)耗盡區(qū)的寬度會(huì)隨著漏極電壓增加而擴(kuò)張．在短溝道的MOSFET中，源極結(jié)與漏極結(jié)耗盡區(qū)寬度的總和與溝道長度相當(dāng)．當(dāng)漏極電壓增加時(shí)，漏極結(jié)的耗盡區(qū)逐漸與源極結(jié)合并，因此大量的漏極電流可能會(huì)由漏極經(jīng)本體流向源極，因此，器件將會(huì)有非常高的漏電流，這也顯示出本體穿通效應(yīng)相當(dāng)顯著，柵極不再能夠?qū)⑵骷耆P(guān)閉，且無法控制漏極電流．高漏電流將限制短溝道MOSFET器件的工作．第59頁/共86頁MOSFET按比例縮小

按比例縮小規(guī)范(scalingrule)當(dāng)器件尺寸縮減時(shí),必須將短溝道效應(yīng)降至最低程度,以確保正常的器件特性及電路工作.在器件按比例縮小設(shè)計(jì)時(shí)需要一些準(zhǔn)則，一個(gè)簡要維持長溝道特性的方法為將所有的尺寸及電壓，除上一按比例縮小因素К(＞1)，如此內(nèi)部電場將保持如同長溝道MOSFET一般，此方法稱為定電場按比例縮小定律(CE).恒定電場定律的問題?閾值電壓不可能縮的太小?源漏耗盡區(qū)寬度不可能按比例縮小?電源電壓標(biāo)準(zhǔn)的改變會(huì)帶來很大的不便第60頁/共86頁第61頁/共86頁恒定電壓等比例縮小規(guī)律(簡稱CV律)–保持電源電壓Vds和閾值電壓Vth不變，對其它參數(shù)進(jìn)行等比例縮小–按CV律縮小后對電路性能的提高遠(yuǎn)不如CE律，而且采用CV律會(huì)使溝道內(nèi)的電場大大增強(qiáng)–CV律一般只適用于溝道長度大于1μm的器件，它不適用于溝道長度較短的器件。第62頁/共86頁CMOS與雙極型CMOS(BiCMOS)

CMOS(complementaryMOS)由成對的互補(bǔ)p溝道與n溝道MOSFET所組成．由于具有低功率損耗以及較佳的噪聲抑制能力，CMOS邏輯為目前集成電路設(shè)計(jì)的最常用技術(shù)．由于低功率損耗的需求，目前僅有CMOS技術(shù)被使用于ULSI的制造．CMOS反相器如圖所示為CMOS反相器的結(jié)構(gòu)，其中p溝道與n溝道MOSFET均為增強(qiáng)型晶體管。p與n溝道晶體管的柵極連接在一起，并作為此反相器的輸入端，而它們漏極亦連接在一起，并作為反相器的輸出端．n溝道MOSFET的源極與襯底接點(diǎn)均接地，而p溝道MOSFET的源極與襯底則連接至電源供應(yīng)端(VDD)。第63頁/共86頁第64頁/共86頁第65頁/共86頁第66頁/共86頁CMOS與雙極型CMOS(BiCMOS)

雙極型CMOS（BiCMOS）

CMOS有低功率消耗及高器件密度的優(yōu)點(diǎn)，使其適用于復(fù)雜電路的制作．然而與雙極型技術(shù)相比，CMOS的低電流驅(qū)動(dòng)能力限制了其在電路上的表現(xiàn)．BiCMOS是將CMOS及雙極型器件整合在同一芯片上的技術(shù)．BiCMOS電路包含了大部分的CMOS器件以及少部分的雙極型器件，它綜合了雙極器件高跨導(dǎo)、強(qiáng)負(fù)載驅(qū)動(dòng)能力和CMOS器件高集成度、低功耗的優(yōu)點(diǎn)，使其互相取長補(bǔ)短，發(fā)揮各自優(yōu)勢，給高速、高集成度、高性能的LSI及VLSI的發(fā)展開辟了一條新的道路．然而，這需增加額外的制作復(fù)雜度、較長的制作時(shí)間及較高的費(fèi)用．第67頁/共86頁MOS存儲(chǔ)器

半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器可區(qū)分為揮發(fā)性(volatile)與非揮發(fā)性(nonvolatile)存儲(chǔ)器兩類。揮發(fā)性存儲(chǔ)器，如動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)，若其電源供應(yīng)關(guān)閉，將會(huì)喪失所儲(chǔ)存的信息。相比之下，非揮發(fā)性存儲(chǔ)器卻能在電源供應(yīng)關(guān)閉時(shí)保留所儲(chǔ)存的信息。目前，DRAM與SRAM被廣泛地使用于個(gè)人電腦以及工作站，主要?dú)w功于DRAM的高密度與低價(jià)格以及SRAM的高速。非揮發(fā)性存儲(chǔ)器則廣泛應(yīng)用于如移動(dòng)電話、數(shù)碼相機(jī)及智能IC卡等便攜式的電子系統(tǒng)中，主要是因?yàn)樗峁┑凸β蕮p耗及非揮發(fā)性的能力。第68頁/共86頁MOS存儲(chǔ)器

DRAM如圖所示為一DRAM的存儲(chǔ)單元陣列。存儲(chǔ)單元含有MOSFET以及一個(gè)MOS電容器(即1T/1C存儲(chǔ)單元)。MOSFET的作用就如同一個(gè)開關(guān)，用來控制存儲(chǔ)單元寫入、更新以及讀出的操作，電容器則作為電容存儲(chǔ)之用。在寫入周期中，MOSFET導(dǎo)通，因此位線中的邏輯狀態(tài)可轉(zhuǎn)移至儲(chǔ)存電容器中。在實(shí)際應(yīng)用上，由于儲(chǔ)存端雖小但不可忽略的漏電流，使得儲(chǔ)存于電容器中的電荷會(huì)逐漸地流失。因此，DRAM的工作是“動(dòng)態(tài)”的，因?yàn)槠湫畔⑿枰芷谛?一般為2ms～50ms)地重新更新。第69頁/共86頁DRAM1T/1CDRAM存儲(chǔ)單元的優(yōu)點(diǎn)在于其結(jié)構(gòu)非常簡單且面積?。疄榱嗽黾有酒械拇鎯?chǔ)密度，按比例縮小存儲(chǔ)單元的尺寸是必須的，然而由于電容器電極面積也會(huì)隨之縮減，因而降低了電容器的儲(chǔ)存能力．為了解決這一問題，可利用高介電常數(shù)的材料采取代傳統(tǒng)的氧化物-氮化物復(fù)合材料(介電系數(shù)為4～6)作為電容器的介電材料，可增加其電容值．第70頁/共86頁第71頁/共86頁MOS存儲(chǔ)器

SRAM反相器中兩個(gè)p溝道MOSFET(T1與T2)的作用，就如同負(fù)載晶體管一般．除了在開關(guān)的過程中，幾乎并沒有電流流過存儲(chǔ)單元．存儲(chǔ)器陣列的每一行只有一條選擇線(字線)，該選擇線為高電平時(shí)，選中該行上的所有存儲(chǔ)單元。對應(yīng)每一列都有一對數(shù)據(jù)線(位線)以便對所選中的單元進(jìn)行讀寫操作。當(dāng)存儲(chǔ)器讀出時(shí)，該對數(shù)據(jù)線將由所選存儲(chǔ)單元的內(nèi)容被置為互補(bǔ)電平，寫入時(shí)通過互補(bǔ)電平的數(shù)據(jù)線將數(shù)據(jù)存入交叉耦合的反向器。第72頁/共86頁MOS存儲(chǔ)器非揮發(fā)性存儲(chǔ)器當(dāng)傳統(tǒng)MOSFET的柵極電極經(jīng)過變更，使得電荷能夠半永久性地儲(chǔ)存于柵極之中，則此新結(jié)構(gòu)即成為一非揮發(fā)性存儲(chǔ)器．自從第一個(gè)非探發(fā)性存儲(chǔ)器于1967年被發(fā)明后，已有許多不同的器件結(jié)構(gòu)被制作出來．非揮發(fā)性存儲(chǔ)器被廣泛地應(yīng)用在如可擦除及編程的只讀存儲(chǔ)器(EPROM)、電可擦除及編程的只讀存儲(chǔ)器(EEPROM)以及快閃(flash)存儲(chǔ)器等集成電路之中．目前大部分的非揮發(fā)性存儲(chǔ)器均使用有一個(gè)浮柵極的結(jié)構(gòu)，如圖所示．第73頁/共86頁MOS存儲(chǔ)器非揮發(fā)性存儲(chǔ)器電荷由硅襯底或漏極端，跨過第一層絕緣層注入浮柵極之中并儲(chǔ)存于浮柵極內(nèi)，此過程稱之為“編程”．浮柵極器件的等效電路可用如圖(b)中的兩個(gè)電容串聯(lián)柵極結(jié)構(gòu)來表示．儲(chǔ)存的電荷會(huì)造成閾值電壓升高，并使器件轉(zhuǎn)換至高電壓狀態(tài)(即邏輯1)．對一個(gè)精心設(shè)計(jì)的存儲(chǔ)器器件而言，電荷的保存時(shí)間可超過10年以上．欲擦除儲(chǔ)存的電荷并將器件轉(zhuǎn)換至一低電壓狀態(tài)(即邏輯0)，可使用如電性偏壓或其他如紫外光照射的方式加以擦除．第74頁/共86頁MOS存儲(chǔ)器對于浮柵極器件而言，編程可采用熱電子注入或隧穿過程來完成．圖(a)顯示n溝道浮柵極器件的熱電子注入過程．熱電子之所以會(huì)“熱”是因?yàn)槭艿皆诼O端附近的強(qiáng)電場加熱所致．部分熱電子的能量，高過SiO2/Si傳導(dǎo)帶的勢壘高度(約3.2eV)，因而能越過勢壘并注入浮柵極中．不同形式的浮柵極器件以其擦除機(jī)制來加以區(qū)分．在EPROM中，只有浮柵極而沒有控制柵極，因?yàn)樽贤夤饪杉ぐl(fā)儲(chǔ)存的電荷使其進(jìn)入柵極氧化層的導(dǎo)帶，所以可通過紫外光照射來加以擦除．EPROM的優(yōu)點(diǎn)在于每一存儲(chǔ)結(jié)構(gòu)單元只需小面積的一個(gè)晶體管(1T)，但其擦除的方式需使用有石英窗的封裝，且擦除時(shí)間較長．第75頁/共86頁EEPROM采用隧穿的步驟來擦除所儲(chǔ)存的電荷．不像EPROM器件，在擦除的過程中，一次需擦除所有的存儲(chǔ)單元．對EEPROM而言，可針對被選取的存儲(chǔ)單元，單獨(dú)進(jìn)行擦除．此項(xiàng)功能可通過每個(gè)存儲(chǔ)單元中的選擇晶體管來完成．此項(xiàng)“字節(jié)擦除”的特性使EEPROM在使用上更有彈性．可是EEPROM的每一存儲(chǔ)單元需兩個(gè)晶體管，即一個(gè)選擇晶體管加上一個(gè)儲(chǔ)存晶體管(2T)，因而限制了其儲(chǔ)存容量．快閃存儲(chǔ)器的存儲(chǔ)單元被分割為數(shù)個(gè)部分(或區(qū)塊)．擦除的方式是將一個(gè)被選取的區(qū)塊通過隧穿的過程來完成．在擦除的過程中，被選取區(qū)塊內(nèi)的所有存儲(chǔ)單元將同時(shí)被擦除．擦除的速度遠(yuǎn)比EPROM要快，而且1T/cell的特色使得快閃存儲(chǔ)器的儲(chǔ)存容量比EEP-ROM更高．第76頁/共86頁第77頁/共86頁本章小結(jié)理想MOS二極管結(jié)構(gòu)、重要性及其理想MOS二極管定義；以P型半導(dǎo)體理想MOS二極管為例，說明柵極電壓分別為負(fù)、零及其正偏壓條件下