TTL集電極開路門和三態(tài)門

TTL集電極開路門和三態(tài)門第1頁/共15頁一.實(shí)驗(yàn)?zāi)康?．掌握TTL集電極開路門（OC門）的邏輯功能和應(yīng)用。2．了解集電極開路門外接集電極負(fù)載電阻RC的數(shù)值選擇方法。3．掌握TTL三態(tài)門（TS門）的邏輯功能和應(yīng)用。

第2頁/共15頁二.實(shí)驗(yàn)原理集電極開路門和三態(tài)門是兩種特殊的TTL門電路，它們允許輸出端并接在一起使用。

OC門主要應(yīng)用

線與電平轉(zhuǎn)換總線傳輸三態(tài)門主要應(yīng)用：總線傳輸?shù)?頁/共15頁

OC門的邏輯符號和使用方法。

外接電源:5~15V1.TTL集電極開路門（OC門）集電極負(fù)載電阻RC二.實(shí)驗(yàn)原理第4頁/共15頁1）實(shí)現(xiàn)線與：電路圖可用集電極開路與非門實(shí)現(xiàn)線與（即與或非邏輯功能）二.實(shí)驗(yàn)原理第5頁/共15頁2）實(shí)現(xiàn)電平轉(zhuǎn)換OC門輸出端可以直接驅(qū)動電壓高于5V的負(fù)載例：

74系列TTL門UOHmin=2.7V，

CMOS門UiHmin=3.5V；采用OC門實(shí)現(xiàn)電平轉(zhuǎn)換，以驅(qū)動CMOS門。二.實(shí)驗(yàn)原理第6頁/共15頁3)實(shí)現(xiàn)總線傳輸

依次使控制端C1、C2、

C3為高電平，控制總線

Y的輸出。二.實(shí)驗(yàn)原理第7頁/共15頁2.三態(tài)門控制端（使能端）當(dāng)控制端加有效電平，為工作態(tài)，輸出為0或1。當(dāng)控制端加無效電平時(shí)，三態(tài)門的輸出端呈高阻態(tài)。ABENYABENY﹠﹠二.實(shí)驗(yàn)原理第8頁/共15頁三態(tài)門的基本用途是實(shí)現(xiàn)總線傳輸，邏輯功能表。

輸出EN1EN2EN3Y100010001000高阻三態(tài)門工作時(shí)不允許有兩個(gè)及以上的使能端處于有效電平二.實(shí)驗(yàn)原理第9頁/共15頁1．集電極開路與非門的應(yīng)用1）用集電極開路與非門實(shí)現(xiàn)線與所用OC門74LS01為四2輸入集電極開路與非門，取=5V，RC=1K。①參照附錄在圖上標(biāo)出引腳。②輸入A1、B1、A2、B2接邏輯開關(guān)③輸出Y接指示燈。④A1、B1、A2、B2在不同狀態(tài)下，觀察指示燈亮暗，結(jié)果記錄于真值表2.2.2中。⑤由真值表寫出輸出Y的邏輯表達(dá)式。74LS01三.實(shí)驗(yàn)內(nèi)容第10頁/共15頁2）用集電極開路與非門實(shí)現(xiàn)電平轉(zhuǎn)換實(shí)驗(yàn)電路中為12V

①A1、B1

（或A2

、B2）全“1”時(shí)，用萬用表直流電壓檔測量輸出低電平UOL；

②A1、B1

及A2

、B2中均有0時(shí)，用萬用表直流電壓檔測量輸出高電平UOH。74LS01三.實(shí)驗(yàn)內(nèi)容第11頁/共15頁2.三態(tài)門的應(yīng)用——實(shí)現(xiàn)總線傳輸

用三態(tài)門74LS125設(shè)計(jì)一個(gè)二路信號總線傳輸電路（要求自己畫出電路）。

74LS125為四總線緩沖門，使能端是低電平有效，引腳排列圖見附錄。

1）靜態(tài)實(shí)驗(yàn)①輸入A1、A2、、分別接至數(shù)據(jù)開關(guān)，②輸出Y接指示燈，③在不同輸入狀態(tài)下，觀察指示燈，將實(shí)驗(yàn)結(jié)果填入表2.2.3中。三.實(shí)驗(yàn)內(nèi)容第12頁/共15頁2）動態(tài)實(shí)驗(yàn)、接邏輯開關(guān)，A1接連續(xù)脈沖，f=1024HZ，A2接5V電壓。用示波器觀察Y的波形，結(jié)果記錄于表2.2.4中。A1波形：A2波形：+5V時(shí)