微型計(jì)算機(jī)原理及其應(yīng)用存儲(chǔ)器及其接口

微型計(jì)算機(jī)原理及其應(yīng)用存儲(chǔ)器及其接口1第一頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口概述只讀存儲(chǔ)器ROM隨機(jī)存儲(chǔ)器RAM存儲(chǔ)器芯片的擴(kuò)展及與系統(tǒng)總線的連接2第二頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述存儲(chǔ)器是計(jì)算機(jī)(包括微機(jī))硬件系統(tǒng)的重要組成部分;有了存儲(chǔ)器，計(jì)算機(jī)才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來;才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動(dòng)完成信息處理的功能。3第三頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述4第四頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述存儲(chǔ)器的分類按存儲(chǔ)介質(zhì)分類——磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器和其它磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等。按存取方式分類——隨機(jī)存儲(chǔ)器(內(nèi)存和硬盤)、順序存儲(chǔ)器(磁帶)。按存儲(chǔ)器的讀寫功能分類——只讀存儲(chǔ)器(ROM)、隨機(jī)存儲(chǔ)器(RAM)。按信息的可保存性分類——非永久記憶的存儲(chǔ)器、永久性記憶的存儲(chǔ)器。按在計(jì)算機(jī)系統(tǒng)中的作用分類——主存儲(chǔ)器、輔助存儲(chǔ)器、緩沖存儲(chǔ)器、控制存儲(chǔ)器等。5第五頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述存儲(chǔ)器的性能指標(biāo)存儲(chǔ)器系統(tǒng)的主要性能指標(biāo)是容量、速度和可靠性。存儲(chǔ)容量：是存儲(chǔ)器系統(tǒng)的首要性能指標(biāo)，因?yàn)榇鎯?chǔ)容量越大，則系統(tǒng)能夠保存的信息量就越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能就越強(qiáng)；存取速度：直接決定了整個(gè)微機(jī)系統(tǒng)的運(yùn)行速度，因此也是存儲(chǔ)器系統(tǒng)的重要的性能指標(biāo)；存儲(chǔ)器可靠性：也是存儲(chǔ)器系統(tǒng)的重要性能指標(biāo)。通常用平均故障間隔時(shí)間來衡量。6第六頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述存儲(chǔ)器的性能指標(biāo)

為了在存儲(chǔ)器系統(tǒng)中兼顧以上三個(gè)方面的指標(biāo)，目前在計(jì)算機(jī)系統(tǒng)中通常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)，即高速緩沖存儲(chǔ)器、主存儲(chǔ)器和輔助存儲(chǔ)器，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價(jià)慢速的輔存平均價(jià)格。7第七頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述微機(jī)系統(tǒng)存儲(chǔ)體結(jié)構(gòu)8第八頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述存儲(chǔ)器的分類9第九頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述半導(dǎo)體存儲(chǔ)器

什么叫半導(dǎo)體？

導(dǎo)電性能介于導(dǎo)體與絕緣體之間的材料，叫做半導(dǎo)體．

例如：鍺、硅、砷化鎵等．

半導(dǎo)體在科學(xué)技術(shù)，工農(nóng)業(yè)生產(chǎn)和生活中有著廣泛的應(yīng)用．（例如：電視、收音機(jī)、電子計(jì)算機(jī)等）10第十頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述半導(dǎo)體存儲(chǔ)器

半導(dǎo)體的一些電學(xué)特性：

①壓敏性：有的半導(dǎo)體在受到壓力后電阻發(fā)生較大的變化．

用途：制成壓敏元件，接入電路，測(cè)出電流變化，以確定壓力的變化．

②熱敏性：有的半導(dǎo)體在受熱后電阻隨溫度升高而迅速減?。?/p>

用途：制成熱敏電阻，用來測(cè)量很小范圍內(nèi)的溫度變化．11第十一頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——概述半導(dǎo)體存儲(chǔ)器RAMROMSRAMDRAM掩膜ROMPROMEPROMEEPROMFlashROM12第十二頁，共六十九頁，2022年，8月28日第五章存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM只讀存儲(chǔ)器(ReadOnlyMemory,ROM)：內(nèi)容只可讀出不可寫入，最大優(yōu)點(diǎn)是所存信息可長(zhǎng)期保存，斷電時(shí)，ROM中的信息不會(huì)消失。主要用于存放固定的程序和數(shù)據(jù)，通常用它存放引導(dǎo)裝入程序。13第十三頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM掩膜ROM如圖是一個(gè)簡(jiǎn)單的4×4位的MOSROM存儲(chǔ)陣列，兩位地址輸入，經(jīng)譯碼后，輸出四條字選擇線，每條字選擇線選中一個(gè)字，而位線的輸出為該字的一位。此時(shí)，若有管子與其相連則相應(yīng)的MOS管就導(dǎo)通，輸出低電平，表示邏輯“0”；否則輸出高電平，表示邏輯“1”。(0110、0101、1010、0000)14第十四頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM可編程的ROM(Programmable-ROM，PROM)

掩模ROM在生產(chǎn)完成之后，其所保存的信息就無法修改。這給使用者帶來了不便，為此設(shè)計(jì)制造了一種可由用戶寫入信息的ROM器件即可編程的ROM（PROM）。如二極管破壞型PROM存儲(chǔ)器，在出廠時(shí)，存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時(shí)，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“1”。如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個(gè)存儲(chǔ)位上的二極管擊穿，造成這個(gè)PN結(jié)短路，只剩下順向的二極管跨連字線和位線，這時(shí)，此位就意味著寫入了“1”。15第十五頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM可編程的ROM(Programmable-ROM，PROM)除此之外，還有一種熔絲式PROM，用戶編程時(shí)靠專用寫入電路產(chǎn)生脈沖電流，來燒斷指定的熔絲，以達(dá)到寫入“1”的目的。這個(gè)寫入的過程稱之為固化程序。由于擊穿的二極管不能再正常工作，燒斷后的熔絲不能再接上，所以這種ROM器件只能固化一次程序，數(shù)據(jù)寫入后，就不能再改變了。16第十六頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM可擦除可編程ROM(ErasableProgrammableROM,EPROM)EPROM芯片有一個(gè)明顯的特征即在其正面的陶瓷封裝上，開有一個(gè)玻璃窗口，透過該窗口，可以看到其內(nèi)部的集成電路，紫外線透過該孔照射內(nèi)部芯片就可以擦除其內(nèi)的數(shù)據(jù)，完成擦除的操作要用到EPROM擦除器。一般擦除信息需用紫外線照射l5~20分鐘。17第十七頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM18第十八頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM電可擦除可編程ROM(ElectronicErasibleProgrammableROM,EEPROM)

EEPROM內(nèi)資料的寫入要用專用的編程器，并且必須要加一定的編程電壓(12—24V，隨不同的芯片型號(hào)而定)。EEPROM在寫入數(shù)據(jù)時(shí)，仍要利用一定的編程電壓，此時(shí)，只需用廠商提供的專用刷新程序就可以輕而易舉地改寫內(nèi)容，所以，它屬于雙電壓芯片。19第十九頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM借助EPROM芯片的雙電壓特性，可以使BIOS具有良好的防毒功能，在升級(jí)時(shí)，把跳線開關(guān)打至“ON”的位置，即給芯片加上編程電壓就可進(jìn)行升級(jí)；平時(shí)使用時(shí)，則把跳線開關(guān)打至“OFF”的位置，防止病毒對(duì)BIOS芯片的非法修改。20第二十頁，共六十九頁，2022年，8月28日第五章：存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM快擦型存儲(chǔ)器(FlashMemory)是一種不用電池供電、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器。具有功耗低、體積小、重量輕的特點(diǎn)，廣泛應(yīng)用于便攜機(jī)存儲(chǔ)器市場(chǎng)?？觳列痛鎯?chǔ)器具有EEPROM的特點(diǎn)，可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時(shí)間與DRAM相似，而寫時(shí)間與磁盤驅(qū)動(dòng)器相當(dāng)。快擦型存儲(chǔ)器有5V或12V兩種供電方式?？觳列痛鎯?chǔ)器的編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制。21第二十一頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——只讀存儲(chǔ)器ROM快擦型存儲(chǔ)器(FlashMemory)快擦型存儲(chǔ)器可替代EEPROM，在某些應(yīng)用場(chǎng)合還可取代SRAM；尤其是對(duì)于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池?？觳列痛鎯?chǔ)器的非易失性和快速讀取的特點(diǎn)，能滿足固態(tài)盤驅(qū)動(dòng)器的要求，同時(shí)，可替代便攜機(jī)中的ROM，以便隨時(shí)寫入最新版本的操作系統(tǒng)?？觳列痛鎯?chǔ)器還可應(yīng)用于激光打印機(jī)、條形碼閱讀器、各種儀器設(shè)備以及計(jì)算機(jī)的外部設(shè)備中。22第二十二頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——隨機(jī)存儲(chǔ)器RAM隨機(jī)存儲(chǔ)器(RandomAccessMemory,RAM)：在微機(jī)系統(tǒng)的工作過程中，可以隨機(jī)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀／寫操作。既能讀又能寫。按照其結(jié)構(gòu)和工作原理分為靜態(tài)RAM和動(dòng)態(tài)RAM。23第二十三頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——隨機(jī)存儲(chǔ)器RAM靜態(tài)隨機(jī)存儲(chǔ)器(StaticRAM,SRAM)SRAM其存儲(chǔ)電路是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，只要不掉電，信息永不會(huì)丟失，不需要刷新電路。SRAM的主要性能是：存取速度快、功耗較大、容量較小。它一般適用于構(gòu)成高速緩沖存儲(chǔ)器（Cache）。24第二十四頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——隨機(jī)存儲(chǔ)器RAM動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DynamicRAM,DRAM)DRAM是依靠電容來存儲(chǔ)信息，電路簡(jiǎn)單集成度高，但電容漏電，信息會(huì)丟失，故需要專用電路定期進(jìn)行刷新。DRAM的主要性能是：容量大、功耗較小、速度較慢。它被廣泛地用作內(nèi)存貯器的芯片。25第二十五頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——隨機(jī)存儲(chǔ)器RAM26第二十六頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分組成?；敬鎯?chǔ)單元：一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器件的類型不同。存儲(chǔ)體：一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放M×N個(gè)二進(jìn)制信息，就需要用M×N個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。27第二十七頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接地址譯碼器：存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成，每個(gè)單元一般存放8位二進(jìn)制信息。為了加以區(qū)分，必須首先給這些存儲(chǔ)單元分配不同的地址。地址譯碼器的作用就是用來接受CPU送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀/寫操作。通常有兩種譯碼方式分別稱為單譯碼與雙譯碼。

單譯碼：?jiǎn)巫g碼方式又稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器。

雙譯碼：將地址譯碼器分成兩部分，即行譯碼器和列譯碼器，分別輸出行地址選擇信號(hào)和列地址選擇信號(hào)，兩者的交叉處即為所選中的單元。28第二十八頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)4.片選與讀/寫控制電路：片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一個(gè)芯片來講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀/寫操作。片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來形成，而讀/寫控制電路則用來控制對(duì)芯片的讀/寫操作。I/O電路：I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來控制信息的讀出與寫入，必要時(shí)，還可包含對(duì)I/O信號(hào)的驅(qū)動(dòng)及放大處理功能。29第二十九頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)6.集電極開路或三態(tài)輸出緩沖器：為了擴(kuò)充存儲(chǔ)器系統(tǒng)的容量，常常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)輸出緩沖器。其它外圍電路：對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)，還專門需要一些特殊的外圍電路，如動(dòng)態(tài)RAM中的預(yù)充電及刷新操作控制電路等，這也是存儲(chǔ)器系統(tǒng)的重要組成部分。30第三十頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接CPU時(shí)序/控制控制信號(hào)存儲(chǔ)體MB讀寫驅(qū)動(dòng)器MDR地址譯碼器MARN位數(shù)據(jù)總線M位地址總線31第三十一頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接32×32=1024存儲(chǔ)單元驅(qū)動(dòng)器X譯碼器地址反向器I/O電路Y譯碼器地址反向器控制電路輸出驅(qū)動(dòng)輸入輸出讀/寫選片32第三十二頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接33第三十三頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)芯片型號(hào)存儲(chǔ)容量地址線數(shù)據(jù)線2101（1K×1B）1024×1BA0～A9D02114（1K×4B）1024×4BA0～A9D0～D34118（1K×8B）1024×8BA0～A9D0～D76116（2K×8B）2048×8BA0～A10D0～D76232（4K×8B）4×1024×8BA0～A11

D0～D76264（8K×8B）8×1024×8BA0～A12D0～D761256（32K×8B）32×1024×8BA0～A14D0～D72732（4K×8B）4×1024×8BA0～A11D0～D734第三十四頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接在實(shí)際應(yīng)用中，進(jìn)行存儲(chǔ)器與CPU的連接需要考慮以下幾個(gè)問題：①CPU的總線負(fù)載能力；②CPU與存儲(chǔ)器之間的速度匹配；③存儲(chǔ)器地址分配和片選；④控制信號(hào)的連接。35第三十五頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接

(1)控制線的連接：即如何用CPU的存儲(chǔ)器讀寫信號(hào)同存儲(chǔ)器芯片的控制信號(hào)線連接，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀寫操作。

簡(jiǎn)單系統(tǒng)：CPU讀寫信號(hào)與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。

36第三十六頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接(2)數(shù)據(jù)線的連接：若一個(gè)芯片內(nèi)的存儲(chǔ)單元是8位，則它自身就作為一組，其引腳D0～D7可以和系統(tǒng)數(shù)據(jù)總線D0～D7或D8～D15直接相連。若一組芯片(4個(gè)或8個(gè))才能組成8位存儲(chǔ)單元的結(jié)構(gòu)，則組內(nèi)不同芯片應(yīng)與不同的數(shù)據(jù)總線相連。37第三十七頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接61168086D7D0I/O8I/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D638第三十八頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——存儲(chǔ)器芯片分組位擴(kuò)展(加大字長(zhǎng))

[例]用8個(gè)16K×1bit芯片組成16K×8bit的存儲(chǔ)器。39第三十九頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D740第四十頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接(3)地址線的連接：將用以“字選”的低位地址總線直接與存貯芯片的地址引腳相連，將用以“片選”的高位地址總線送入譯碼器。27328086譯碼器A19~A12A11~A0A11~A061168086譯碼器A19~A11A10~A0A10~A041第四十一頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接可以根據(jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把CPU的地址線分為芯片外(指存儲(chǔ)器芯片)地址和芯片內(nèi)的地址，片外地址經(jīng)地址譯碼器譯碼后輸出。作為存儲(chǔ)器芯片的片選信號(hào)，用來選中CPU所要訪問的存儲(chǔ)器芯片。片內(nèi)地址線直接接到所要訪問的存儲(chǔ)器芯片的地址引腳，用來直接選中該芯片中的一個(gè)存儲(chǔ)單元。對(duì)4K×8b的2732而言，片外地址線為A19～A12，片內(nèi)地址線為A11～A0；對(duì)2K×8b的6116而言，片外地址線為A19～A11，片內(nèi)地址線為A10～A0。42第四十二頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接字?jǐn)U展(擴(kuò)大地址)

CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3譯碼器A14A15123D0~D3D0~D3D0~D3D0~D343第四十三頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接一個(gè)存儲(chǔ)系統(tǒng)通常是由多個(gè)存儲(chǔ)芯片組成。CPU每次訪問內(nèi)存只能對(duì)其中的一個(gè)存儲(chǔ)單元進(jìn)行讀/寫，這個(gè)單元位于某個(gè)芯片中或一組芯片中。要找到這個(gè)或這組芯片，這就是所謂的片選問題。換句話說，就是每當(dāng)CPU訪問內(nèi)存，如何產(chǎn)生相應(yīng)芯片的片選信號(hào)。。通常我們有三種片選方法：線選法、全譯碼法、部分譯碼法。44第四十四頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——線選法

（1）1KBCS（2）1KBCS（3）1KBCS（4）1KBCSA10A11A13A11A0~A945第四十五頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——線選法例：用5片Intel6116(2K×8)組成10K×8位的存儲(chǔ)器系統(tǒng)。求每塊芯片的地址范圍。46第四十六頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10數(shù)據(jù)總線地址總線（3）（4）（5）RAM2KBRAM2KB（1）（2）47第四十七頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接A15A14A13A12A11A10------------A0地址范圍

01111007800H

01111117FFFH

1011100B800H

1011111BFFFH

1101100C800H

1101111CFFFH

1110100E800H

1110111EFFFH

1111000F000H

1111011F7FFH}}}}}存儲(chǔ)器5地址范圍存儲(chǔ)器4地址范圍存儲(chǔ)器3地址范圍存儲(chǔ)器2地址范圍存儲(chǔ)器1地址范圍48第四十八頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——線選法A19A18A17A16A15A14A13A12A11A10------------A0地址范圍?????????

0111100?7800H?????????

0111111

?7FFFH?????????

1011100?B800H?????????1011111?BFFFH

?????????

1101100?C800H?????????1101111?CFFFH?????????1110100?E800H?????????1110111?EFFFH?????????1111000?F000H?????????

1111011?F7FFH49第四十九頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——全譯碼法除去與存儲(chǔ)芯片直接相連的低位地址總線之外，將剩余的地址總線全部送入“片外地址譯碼器”中進(jìn)行譯碼的方法就稱為全譯碼法。其特點(diǎn)是物理地址與實(shí)際存儲(chǔ)單元一一對(duì)應(yīng)，但譯碼電路復(fù)雜。50第五十頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接

8KB(2)CS8KB(1)CS

8KB(8)CS3-8譯碼器A0~A12A13~A15Y0Y1Y7…51第五十一頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——全譯碼法例5-2：用16片Intel6232(4K×8)組成64K×8位的存儲(chǔ)器系統(tǒng)。求每塊芯片的地址范圍。52第五十二頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接4KB(1)4KB(2)4KB(16)譯碼器CSCSCSY0Y1Y15A0---A11地址總線數(shù)據(jù)總線D0---D7A15--A12....…….53第五十三頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接A15A14A13A12A11A10---------A0地址范圍

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存儲(chǔ)器1地址范圍存儲(chǔ)器2地址范圍存儲(chǔ)器3地址范圍存儲(chǔ)器14地址范圍存儲(chǔ)器15地址范圍存儲(chǔ)器16地址范圍54第五十四頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接部分譯碼法除去與存儲(chǔ)芯片直接相連的低位地址總線之外，剩余的部分不是全部參與譯碼的方法就稱為部分譯碼。其特點(diǎn)是譯碼電路比較簡(jiǎn)單，但出現(xiàn)“地址重疊區(qū)”，一個(gè)存貯單元可以由多個(gè)地址對(duì)應(yīng)。55第五十五頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——部分譯碼法

例：用8片Intel6116(2K×8)組成16K×8位的存儲(chǔ)器系統(tǒng)。求每塊芯片的地址范圍。56第五十六頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接2KB(1)2KB(2)2KB(8)譯碼器CSCSCSY0Y1Y7A0---A10地址總線數(shù)據(jù)總線D0---D7A15--A11中任三根……......57第五十七頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——地址譯碼器將CPU與存儲(chǔ)器連接時(shí)，首先根據(jù)系統(tǒng)要求，確定存儲(chǔ)器芯片地址范圍，然后進(jìn)行地址譯碼，譯碼輸出送給存儲(chǔ)器的片選引腳CS。能夠進(jìn)行地址譯碼功能的部件叫做地址譯碼器。常見的地址譯碼器如74LS138電路。58第五十八頁，共六十九頁，2022年，8月28日存儲(chǔ)器及其接口——存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片與CPU的連接——地址譯碼器如圖給出了該譯碼器的引腳和譯碼邏輯框圖。由圖可看到，譯碼器74LS138的工作條件是控制端G1=1,G2A*=0,G2B*=0，譯碼輸入端為C、B、A，故輸出有八種狀態(tài)，因規(guī)定CS*低電平選中存儲(chǔ)器，故譯碼器輸出也是低電平有效。當(dāng)不滿足編譯條件時(shí)，74LS138輸出全為高電平，相當(dāng)于譯碼器未工作。74LS138的真值表如下表。

59第五十九頁，共六十九頁，2022年，8月28日60第六十頁，共六十九頁，2022年，8月28日存儲(chǔ)器芯片的擴(kuò)展與連接

G1

CBA譯碼輸出100000=0，其余為1100001=0，其余為1100010=0，其余為1100011=0，其余為1100100=0，其余為1100101=0，其余為1100110=0，其余為1100111=0，其余為1不是上述情況×××～全為161第六十一頁，共六十九頁，2022年，8月28日典型的半導(dǎo)體芯片舉例SRAM芯片HM6116

6116芯片的容量為2K×8bit，有2048個(gè)存儲(chǔ)單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成了128×128個(gè)存儲(chǔ)陣列，即16384