郵箱內(nèi)容05-存儲(chǔ)系統(tǒng)

系統(tǒng)總線存儲(chǔ)器運(yùn)算器控制器接口與通信輸入/輸出設(shè)備王戰(zhàn)紅手機(jī)號(hào)嗎：《計(jì)算機(jī)組成原理》第四章存儲(chǔ)器

一、存儲(chǔ)器的分類：包括各種不同的分類方式，不同存儲(chǔ)器的對(duì)比識(shí)記二、存儲(chǔ)器的層次化結(jié)構(gòu)：理解Cache-主存-外存的層次結(jié)構(gòu)設(shè)計(jì)原理和目的理解三、半導(dǎo)體隨機(jī)存取存儲(chǔ)器：SRAM存儲(chǔ)器與DRAM存儲(chǔ)器的工作原理（注意DRAM刷新相關(guān)問(wèn)題，以及SRAM和DRAM的對(duì)比）掌握四、只讀存儲(chǔ)器：知道有PROM、EPROM、EEPROM等不同種類的ROM了解五、主存與CPU的連接：這是解決主存擴(kuò)展問(wèn)題的基礎(chǔ)熟練掌握六、雙口RAM和多模塊存儲(chǔ)器掌握七、高速緩沖存儲(chǔ)器（Cache）1、程序訪問(wèn)的局部性原理（選擇題點(diǎn)）2、Cache的基本工作原理（要熟練掌握）3、Cache和主存之間的映射方式（不同映射方式的對(duì)比，以及相關(guān)的計(jì)算，綜合應(yīng)用題點(diǎn)）4、Cache中主存塊的替換算法（理解不同的替換算法的思想）5、Cache寫策略（了解寫直達(dá)和回寫的原理和目的）熟練掌握八、虛擬存儲(chǔ)器1、虛擬存儲(chǔ)器的基本概念2、頁(yè)式虛擬存儲(chǔ)器3、段式虛擬存儲(chǔ)器4、段頁(yè)式虛擬存儲(chǔ)器5、TLB（快表）（注意虛擬地址和物理地址的轉(zhuǎn)換問(wèn)題，如何查段表和頁(yè)表；TLB的原理和作用；平均訪問(wèn)時(shí)間的計(jì)算等。）熟練掌握大綱要求1、存儲(chǔ)器的設(shè)計(jì)，根據(jù)給定的存儲(chǔ)器芯片及要求進(jìn)行主存設(shè)計(jì)，并畫出鏈接圖；2、Cache的三種不同映射方式，Cache的替換策略及相關(guān)計(jì)算，Cache的寫策略；3、虛擬存儲(chǔ)器的三種常見實(shí)現(xiàn)方式的優(yōu)缺點(diǎn)，頁(yè)表，段表等的原理及其優(yōu)化方法，以及相關(guān)計(jì)算。復(fù)習(xí)目標(biāo)1、了解存儲(chǔ)器的種類，理解各類存儲(chǔ)器的工作原理，掌握相關(guān)技術(shù)指標(biāo)；2、理解存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)，Cache——主存和主存——輔存層次的作用及程序訪問(wèn)的局部性原理與存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)的關(guān)系，并能熟練進(jìn)行相關(guān)分析和計(jì)算；3、理解半導(dǎo)體存儲(chǔ)芯片的外特性以及與CPU的鏈接；能夠根據(jù)給定存儲(chǔ)芯片及要求進(jìn)行主存設(shè)計(jì)；4、了解提高存儲(chǔ)器訪問(wèn)速度的各種技術(shù)；了解雙扣RAM和多模塊存儲(chǔ)器；掌握高位交叉和低位交叉多模塊存儲(chǔ)器的相關(guān)計(jì)算；5、理解Cache的基本工作原理，理解Cache的三種映射方法并掌握相關(guān)計(jì)算；理解Cache的替換算法及寫策略；6、理解虛擬存儲(chǔ)器的基本概念及其三種常見的實(shí)現(xiàn)方式——頁(yè)式、段式、段頁(yè)式虛擬存儲(chǔ)器的原理及優(yōu)缺點(diǎn)。重難點(diǎn)提示存儲(chǔ)器的基本結(jié)構(gòu)(功能——結(jié)構(gòu))

存儲(chǔ)器功能：存放程序和數(shù)據(jù)裝置，并滿足計(jì)算機(jī)在執(zhí)行過(guò)程中能夠隨機(jī)訪問(wèn)這些程序和數(shù)據(jù)。設(shè)計(jì)思路：存放數(shù)據(jù)（一個(gè)一個(gè)的存?。┏绦颍ㄒ粭l一條的存取）將每個(gè)存儲(chǔ)單元賦予編碼（單元地址）地址放哪？設(shè)置地址寄存器MAR按地址訪問(wèn)在地址寄存器和存儲(chǔ)體之間是否加地址譯碼器？決定于地址給出方式：直接給出/編碼給出編碼給出（加地址譯碼器）存（寫入）?。ㄗx出）訪問(wèn)設(shè)置一個(gè)存儲(chǔ)體，并將存儲(chǔ)體分成若干個(gè)存儲(chǔ)單元。存取存在兩個(gè)問(wèn)題數(shù)據(jù)存放為讀出和寫入的數(shù)據(jù)設(shè)置數(shù)據(jù)緩沖寄存器操作區(qū)分加讀寫控制線路（R/W控制）存儲(chǔ)器基本結(jié)構(gòu)：存儲(chǔ)體地址寄存器地址譯碼器數(shù)據(jù)緩沖寄存器讀寫控制線路設(shè)計(jì)思路：存儲(chǔ)器的基本結(jié)構(gòu)存儲(chǔ)體驅(qū)動(dòng)器譯碼器地址寄存器MAR控制電路讀寫電路數(shù)據(jù)緩沖寄存器MDR地址總線數(shù)據(jù)總線讀寫……………存儲(chǔ)器的基本結(jié)構(gòu)P72先送地址后讀寫數(shù)據(jù)存儲(chǔ)器基本結(jié)構(gòu)：存儲(chǔ)體地址寄存器地址譯碼器數(shù)據(jù)緩沖寄存器讀寫控制線路第四章存儲(chǔ)器1、存儲(chǔ)器的分類2、存儲(chǔ)器的層次結(jié)構(gòu)（三級(jí)存儲(chǔ)系統(tǒng)）3、主存儲(chǔ)器（內(nèi)存Mainmemory）4、高速緩沖存儲(chǔ)器（Cache）5、虛擬存儲(chǔ)器（VirtualMemory）6、相聯(lián)存儲(chǔ)器（了解）在電路中，一個(gè)觸發(fā)器能存儲(chǔ)一位二進(jìn)制代碼。一個(gè)觸發(fā)器電路稱為一個(gè)存儲(chǔ)元（存儲(chǔ)位），是存儲(chǔ)器中的最小單位。若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元，多個(gè)存儲(chǔ)單元組成存儲(chǔ)器。根據(jù)存儲(chǔ)元件的性能及使用方法不同，存儲(chǔ)器有各種不同的分類方法:1、存儲(chǔ)器的分類存儲(chǔ)介質(zhì)存取方式作用半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器ROM

隨機(jī)讀寫存儲(chǔ)器RAM隨機(jī)存取主存儲(chǔ)器磁性存儲(chǔ)器串行存取輔助存儲(chǔ)器光存儲(chǔ)器高速緩沖存儲(chǔ)器1、按存儲(chǔ)介質(zhì)分：

半導(dǎo)體存儲(chǔ)器（易失）：用半導(dǎo)體器件組成的存儲(chǔ)器（內(nèi)存）。

磁性存儲(chǔ)器（不易失）：磁芯存儲(chǔ)器（硬盤）、磁表面存儲(chǔ)器（磁帶）。

光盤存儲(chǔ)器（不易失）：光敏材料（光盤）。2、按存取方式分：

存取時(shí)間與物理地址無(wú)關(guān)（隨機(jī)訪問(wèn)）：隨機(jī)讀寫存儲(chǔ)器RAM、只讀存儲(chǔ)器ROM

存取時(shí)間與物理地址有關(guān)（串行訪問(wèn)）：順序存取存儲(chǔ)器（磁帶）直接存取存儲(chǔ)器（磁盤） 隨機(jī)讀寫存儲(chǔ)器(RAM)：在程序執(zhí)行過(guò)程中可讀可寫。 只讀存儲(chǔ)器(ROM)：在程序執(zhí)行過(guò)程中只讀。

1、存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器又有雙極型與MOS型兩種類型。雙極型存儲(chǔ)器速度快，MOS型存儲(chǔ)器容量大4.11、存儲(chǔ)器的分類3、按在計(jì)算機(jī)中的作用分類（磁盤、磁帶、光盤）高速緩沖存儲(chǔ)器（Cache）存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器RAMROMSRAM靜態(tài)DRAM動(dòng)態(tài)MROM（掩膜ROM）PROM（一次可編程ROM）EPROM（可擦除可編程ROM） VERPROM（紫外線擦除）

EEPROM（電擦除）FLASHMemory

閃速存儲(chǔ)器第四章存儲(chǔ)器1、存儲(chǔ)器的分類2、存儲(chǔ)器的層次結(jié)構(gòu)（三級(jí)存儲(chǔ)系統(tǒng)）3、主存儲(chǔ)器（內(nèi)存Mainmemory）4、高速緩沖存儲(chǔ)器（Cache）5、虛擬存儲(chǔ)器（VirtualMemory）6、相聯(lián)存儲(chǔ)器（了解）輔助存儲(chǔ)器2、存儲(chǔ)器的層次結(jié)構(gòu)

用途：存儲(chǔ)器是計(jì)算機(jī)中用于存儲(chǔ)程序和數(shù)據(jù)的重要部件。對(duì)其要求：盡可能快的讀寫速度、盡可能大的存儲(chǔ)容量、

盡可能低的成本費(fèi)用。怎樣才能同時(shí)實(shí)現(xiàn)這些要求呢？顯然用一種存儲(chǔ)介質(zhì)是不行的。因此在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，用多級(jí)存儲(chǔ)器把要用的程序和數(shù)據(jù)，按其使用的緊迫程度分段調(diào)入存儲(chǔ)容量不同、運(yùn)行速度不同的存儲(chǔ)器中。由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器組成三級(jí)結(jié)構(gòu)的存儲(chǔ)器，由硬軟件系統(tǒng)統(tǒng)一調(diào)度、統(tǒng)一管理。名稱簡(jiǎn)稱用途特點(diǎn)高速緩沖存儲(chǔ)器Cache高速臨時(shí)存取指令和數(shù)據(jù)（半導(dǎo)體存儲(chǔ)器）存取速度快，但存儲(chǔ)容量小主存儲(chǔ)器主存/內(nèi)存存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)（半導(dǎo)體存儲(chǔ)器）存取速度較快，存儲(chǔ)容量不大輔助存儲(chǔ)器輔存持久存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫(kù)存取速度慢，存儲(chǔ)容量大。高速緩沖存儲(chǔ)器也有兩種：一是在CPU內(nèi)部（一級(jí)CACHE、二級(jí)CACHE）。

CPU通過(guò)內(nèi)部總線對(duì)其進(jìn)行讀/寫操作。

一是在CPU外，主板上（有1M）

CPU通過(guò)存儲(chǔ)器總線對(duì)其進(jìn)行讀/寫操作。

2、存儲(chǔ)器的層次結(jié)構(gòu)內(nèi)部有Cache的CPU比較貴，因?yàn)镃ache需要占用大量的晶體管，是CPU晶體管總數(shù)中占得最多的一個(gè)部分，高容量的Cache成本相當(dāng)高！所以Intel和AMD都是以L2容量的差異來(lái)作為高端和低端產(chǎn)品的分界標(biāo)準(zhǔn)。三級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)，是圍繞主存儲(chǔ)器（內(nèi)存）來(lái)組織和運(yùn)行的。就是說(shuō)，設(shè)計(jì)與運(yùn)行程序是針對(duì)主存儲(chǔ)器進(jìn)行的，充分表明主存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中舉足輕重的地位。CPU不能直接訪問(wèn)輔助存儲(chǔ)器，程序與數(shù)據(jù)調(diào)入內(nèi)存后CPU才能進(jìn)行處理，內(nèi)存和CACHE交換數(shù)據(jù)和指令，CACHE再和CPU打交道。1、存儲(chǔ)器的層次結(jié)構(gòu)輔助存儲(chǔ)器Cache4.11、存儲(chǔ)器的層次結(jié)構(gòu)緩存CPU主存輔存緩存—主存層次10ns20ns200nsms（速度）（容量）主存—輔存層次高低小大快慢寄存器高速緩存主存

輔助存儲(chǔ)器速度容量?jī)r(jià)格CPUCPU主機(jī)1s(秒)=1000ms(毫秒)1ms=1000μs(微秒)1μs=1000ns(納秒)多級(jí)存儲(chǔ)系統(tǒng)可以實(shí)現(xiàn)的前提:

程序運(yùn)行時(shí)的局部性。時(shí)間局部性：

在一小段時(shí)間內(nèi)，最近被訪問(wèn)過(guò)的程序和數(shù)據(jù)很可能再次被訪問(wèn)?？臻g局部性：

在空間上，這些被頻繁訪問(wèn)的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)。訪問(wèn)順序局部性：

在訪問(wèn)順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（約5:1）如果按照使用的緊迫與頻繁程度，合理的把程序和數(shù)據(jù)分配在不同的存儲(chǔ)介質(zhì)中。選用生產(chǎn)與運(yùn)行成本不同、存儲(chǔ)容量不同、讀寫速度不同的多種存儲(chǔ)介質(zhì)，組成一個(gè)統(tǒng)一的存儲(chǔ)器系統(tǒng)，使每種介質(zhì)都處于不同的地位，起到不同的作用，充分發(fā)揮各自在速度、容量、成本方面的優(yōu)勢(shì)，從而達(dá)到最優(yōu)性能價(jià)格比。例如：用容量最小、速度最快的SRAM芯片組成CACHE，用容量較大、速度適中的DRAM芯片組成主存儲(chǔ)器（核心）用容量特大、速度極慢的磁盤設(shè)備構(gòu)成輔助存儲(chǔ)器。1、存儲(chǔ)器的層次結(jié)構(gòu)層次存儲(chǔ)系統(tǒng)遵循的原則：1）一致性原則：

處于不同存儲(chǔ)器中的同一個(gè)數(shù)據(jù)應(yīng)保持相同的值。2）包含性原則：

處在內(nèi)層（距離CPU近）的數(shù)據(jù)一定被包含在其外層的存儲(chǔ)器中，反之則不成立。（即內(nèi)層存儲(chǔ)器中的全部數(shù)據(jù)，是其相鄰?fù)鈱哟鎯?chǔ)器中一部分?jǐn)?shù)據(jù)的復(fù)制品。）1、存儲(chǔ)器的層次結(jié)構(gòu)第四章存儲(chǔ)器1、存儲(chǔ)器的分類2、存儲(chǔ)器的層次結(jié)構(gòu)（三級(jí)存儲(chǔ)系統(tǒng)）3、主存儲(chǔ)器（內(nèi)存Mainmemory）

4、高速緩沖存儲(chǔ)器（Cache）5、虛擬存儲(chǔ)器（VirtualMemory）6、相聯(lián)存儲(chǔ)器（了解）輔助存儲(chǔ)器3.1、主存儲(chǔ)器概述3.2、主存儲(chǔ)器構(gòu)成

3.2.1、位單元構(gòu)成（RAM,ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲(chǔ)器組成（芯片封裝）3、主存儲(chǔ)器（內(nèi)存）存儲(chǔ)單元存儲(chǔ)器存儲(chǔ)位主存儲(chǔ)器的構(gòu)成：RAM（隨機(jī)讀寫存儲(chǔ)器）

SRAM（靜態(tài)RAM）:靜態(tài)RAM分雙極型和MOS型兩類。

DRAM（動(dòng)態(tài)RAM）:動(dòng)態(tài)RAM只有MOS型。

ROM（只讀存儲(chǔ)器）

MROM（掩膜ROM）

PROM（一次可編程ROM）

EPROM（可擦除可編程ROM）

VERPROM（紫外線擦除）

EEPROM（電擦除）

FLASHMemory（閃速存儲(chǔ)器）3.1、主存儲(chǔ)器概述雙極型SRAM存儲(chǔ)器：存取速度快、集成度低、位平均功耗高，小容量主存。MOS型DRAM存儲(chǔ)器：存取速度慢、集成度高、位平均功耗低，大容量主存。半導(dǎo)體存儲(chǔ)器3.1、主存儲(chǔ)器概述

主存在計(jì)算機(jī)中存儲(chǔ)正在運(yùn)行的程序和數(shù)據(jù)（或一部分）的部件。主存通過(guò)地址、數(shù)據(jù)、控制三類總線與CPU等其他部件連通。地址總線AddressBus:

傳送地址它的位數(shù)決定了可訪問(wèn)的最大內(nèi)存空間。

(例如：k=32位地址訪問(wèn)4G的主存空間)數(shù)據(jù)總線DataBus:

傳送數(shù)據(jù)n=64位它的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)讀寫量?？刂瓶偩€ControlBus:

指出總線周期的類型和本次讀寫操作完成的時(shí)刻。指標(biāo)含義表現(xiàn)單位存儲(chǔ)容量在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)。主存的容量

字?jǐn)?shù)，字節(jié)數(shù)一個(gè)字節(jié)=8位一個(gè)字=16位1KB=210B存取時(shí)間一次讀（寫）操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀入（取出）數(shù)據(jù)緩沖器所經(jīng)歷的時(shí)間。主存的速度ｎｓ納秒存儲(chǔ)周期連續(xù)啟動(dòng)兩次存儲(chǔ)操作所需間隔的最小時(shí)間。主存的速度ｎｓ納秒存儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的數(shù)據(jù)總量。（衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)）主存的速度位/秒，字節(jié)/秒主存儲(chǔ)器的性能指標(biāo)：存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬。3.1、主存儲(chǔ)器概述1s(秒)=1000ms(毫秒)1ms=1000μs(微秒)1μs=1000ns(納秒)3.1、主存儲(chǔ)器概述3.2、主存儲(chǔ)器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲(chǔ)器組成（芯片封裝）3、主存儲(chǔ)器存儲(chǔ)單元存儲(chǔ)器存儲(chǔ)位Review：晶體三極管三極管：大體上等于一個(gè)電子開關(guān)。柵極輸入高電平>0.7V（三極管導(dǎo)通）電源—電阻—集電極—發(fā)射極集電極—發(fā)射極之間電壓低，接近0V。所以集電極輸出電平為0V，柵極輸入低電平=0V（三極管截止）電源不能通過(guò)集電極流向發(fā)射極集電極—發(fā)射極之間電壓高，比如>4V，所以集電極輸出電平為4V。+Vcc(+5V)電源電阻集電極輸入刪極輸出發(fā)射極接地1）靜態(tài)隨機(jī)存儲(chǔ)器SRAM的位存儲(chǔ)單元

存儲(chǔ)機(jī)理：利用雙穩(wěn)態(tài)觸發(fā)器保存數(shù)據(jù)（0或1）。存1：T1通、T2止

存0：T1止、T2通

字線Z：連地址線

位線W：連數(shù)據(jù)線

分析：（1）保持?jǐn)?shù)據(jù)：不送地址信號(hào)（Z=0，T5T6截止）（2）讀出：送地址（Z=1,T5T6導(dǎo)通），發(fā)讀命令（3）寫入：送地址（Z=1,T5T6導(dǎo)通），送數(shù)據(jù)（W=0/1），發(fā)寫命令3.2.1、位單元構(gòu)成Z=1W=1讀0

寫0W=1讀1

寫1六管靜態(tài)位單元SRAM：容量小、存取速度快、靜態(tài)（不需要刷新電路保持?jǐn)?shù)據(jù)）（小容量Cache）

數(shù)據(jù)線

數(shù)據(jù)線2）動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM的位存儲(chǔ)單元

存儲(chǔ)機(jī)理：利用MOS電路中柵板電容保存數(shù)據(jù)。存1：電容有電荷

存0：電容無(wú)電荷

字線Z：連地址線

位線W：連數(shù)據(jù)線

分析：（1）保持信息：不送地址信號(hào)（Z=0，T截止）（2）讀出：送地址（Z=1，T導(dǎo)通），發(fā)讀命令（3）寫入：送地址（Z=1，T導(dǎo)通），送數(shù)據(jù)（W=0/1），發(fā)寫命令3.2.1、位單元構(gòu)成Z=1+-單管動(dòng)態(tài)位單元DRAM：容量大、存取速度慢、動(dòng)態(tài)（需要刷新電路保持?jǐn)?shù)據(jù)）（大容量?jī)?nèi)存）W=1讀1寫13.2.1、位單元構(gòu)成3）只讀存儲(chǔ)器ROM的位存儲(chǔ)單元

ROM位單元示意圖有電流導(dǎo)通讀0生產(chǎn)的時(shí)候存1就燒斷。可通過(guò)不同技術(shù)實(shí)現(xiàn)改寫，使得該處可連接/斷開。3.1、主存儲(chǔ)器概述3.2、主存儲(chǔ)器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲(chǔ)器組成（芯片封裝）3、主存儲(chǔ)器存儲(chǔ)單元存儲(chǔ)器通過(guò)地址譯碼尋找存儲(chǔ)單元3.2.2、地址譯碼地址譯碼器：把地址線送來(lái)的信號(hào)翻譯成對(duì)應(yīng)存儲(chǔ)單元的選擇信號(hào)。單譯碼：（字結(jié)構(gòu)存儲(chǔ)器）32條字線W0-W31。某字線被選中時(shí)，同一行中的各位b0-b7都被選中，由讀/寫電路對(duì)一存儲(chǔ)單元一并進(jìn)行讀寫操作。單譯碼適用于小容量存儲(chǔ)器

一個(gè)譯碼器雙譯碼適用于大容量存儲(chǔ)器X方向和方Y(jié)向兩個(gè)譯碼器3.2.2、地址譯碼目前大容量存儲(chǔ)器都采用雙向譯碼方式。雙譯碼比單譯碼使用的字線少很多,為什么？雙譯碼：（位結(jié)構(gòu)存儲(chǔ)器）把K位地址線分成接近相等的兩段，一段為水平方向X地址線，供X地址譯碼器譯碼，一段為垂直方向Y地址線，供Y地址譯碼器譯碼。X和Y兩個(gè)方向選擇線的交叉點(diǎn)選中某一存儲(chǔ)位。例如12位地址線：雙64+64=128根<單4096根3.1、主存儲(chǔ)器概述3.2、主存儲(chǔ)器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲(chǔ)器組成（芯片封裝）3、主存儲(chǔ)器存儲(chǔ)單元存儲(chǔ)器存儲(chǔ)位存儲(chǔ)器的封裝（藍(lán)色的封裝方式，芯片的引腳太多）地址信號(hào)線地址信號(hào)線Intel2114引腳及邏輯符號(hào)(a)引腳(b)邏輯符號(hào)靜態(tài)存儲(chǔ)器的封裝3.2.3、主存儲(chǔ)器組成地址線數(shù)據(jù)線讀寫信號(hào)片選信號(hào)存儲(chǔ)器的內(nèi)部數(shù)據(jù)通過(guò)輸入/輸出和三態(tài)門電路與數(shù)據(jù)總線相連。由片選信號(hào)/CS和讀寫信號(hào)/WE一起來(lái)控制三態(tài)門。寫入：CS=1，/W=0，從數(shù)據(jù)總線寫入數(shù)據(jù)到存儲(chǔ)器。讀出：CS=1，/W=1，由存儲(chǔ)器讀出數(shù)據(jù)到數(shù)據(jù)總線上。注意：讀操作與寫操作是分時(shí)進(jìn)行的，讀時(shí)不能寫，寫時(shí)不能讀，輸入三態(tài)門與輸出三態(tài)門互鎖，因而數(shù)據(jù)總線上的信號(hào)不沖突。3.2.3、主存儲(chǔ)器組成地址線Z=11101113.2.3、主存儲(chǔ)器組成一個(gè)

SRAM存儲(chǔ)器由：存儲(chǔ)體、讀寫電路、地址譯碼、控制電路等組成。片選信號(hào)讀寫信號(hào)存儲(chǔ)體（存儲(chǔ)矩陣）：存儲(chǔ)單元的集合，通常用X地址線和Y地址線的交叉點(diǎn)選擇所需的存儲(chǔ)單元。

地址譯碼器：將二進(jìn)制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，用來(lái)驅(qū)動(dòng)相應(yīng)的讀寫電路，以便選擇所要訪問(wèn)的存儲(chǔ)單元。驅(qū)動(dòng)器:

雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動(dòng)器，驅(qū)動(dòng)掛在各條

X方向選擇線上的所有存儲(chǔ)元電路。I/O電路：處于數(shù)據(jù)總線和被選用的存儲(chǔ)單元之間，控制被選中的存儲(chǔ)單元讀出或?qū)懭耄⒎糯髷?shù)據(jù)信號(hào)。片選信號(hào)/CS:

在選擇地址時(shí)，首先要選片，只有當(dāng)片選信號(hào)有效時(shí)，該存儲(chǔ)芯片所連的地址線才有效。輸出驅(qū)動(dòng)電路:為了擴(kuò)展存儲(chǔ)器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。3.2.3、主存儲(chǔ)器組成例：某RAM芯片，其存儲(chǔ)容量為16K*8位，問(wèn)：（1）該芯片引出線的最小數(shù)目應(yīng)為多少（不考慮電源線、地線）？（2）存儲(chǔ)器芯片的地址范圍是什么？解：

（1）16K=214，所以地址線14根，字長(zhǎng)8位，所以數(shù)據(jù)線8根，加上芯片的片選信號(hào)線、讀寫信號(hào)線、改芯片引出線最少

14+8+1+1=24

（2）存儲(chǔ)器芯片的地址范圍

0000H~3FFFH101100100000H3FFFH1K=210=10248K=21316K=214見K就+103.1、主存儲(chǔ)器概述3.2、主存儲(chǔ)器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向，雙向）

3.2.3、主存儲(chǔ)器組成（芯片封裝）3.3、主存儲(chǔ)器擴(kuò)展

3.3.1、位擴(kuò)展（數(shù)據(jù)線擴(kuò)充）

3.3.2、字?jǐn)U展（地址線擴(kuò)充）

3.3.3、位字?jǐn)U展（先位后字）3、主存儲(chǔ)器內(nèi)存條就是多個(gè)存儲(chǔ)芯片的擴(kuò)展位方向由于目前生產(chǎn)的存儲(chǔ)器，單片的容量很有限，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差距，需要在字向和位向進(jìn)行擴(kuò)充才能滿足需要。所以，現(xiàn)在的內(nèi)存條是由幾片存儲(chǔ)芯片組成。1)位擴(kuò)展：用多個(gè)存儲(chǔ)器芯片對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。兩個(gè)16K×4擴(kuò)充到16K×8地址線

14條（A0-A13）兩A0并連，兩A1并連…數(shù)據(jù)線

8條（D0-D7）片選信號(hào)并連，接地讀寫信號(hào)并連3.3.1、位擴(kuò)展1K=210=10248K=21316K=214見K就+10字線(地址線)×位線(數(shù)據(jù)線)起始地址0000：00000000000000……終止地址3FFF：11111111111111位擴(kuò)展后：兩片16K×4芯片成一16K×8芯片3.3.1、位擴(kuò)展1K=210=10248K=21316K=214見K+103.1、主存儲(chǔ)器概述3.2、主存儲(chǔ)器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向，雙向）

3.2.3、主存儲(chǔ)器組成（芯片封裝）3.3、主存儲(chǔ)器擴(kuò)展

3.3.1、位擴(kuò)展（數(shù)據(jù)線擴(kuò)充）

3.3.2、字?jǐn)U展（地址線擴(kuò)充）

3.3.3、位字?jǐn)U展（先位后字）3、主存儲(chǔ)