郵箱內(nèi)容05-存儲系統(tǒng)

系統(tǒng)總線存儲器運算器控制器接口與通信輸入/輸出設備王戰(zhàn)紅手機號嗎：《計算機組成原理》第四章存儲器

一、存儲器的分類：包括各種不同的分類方式，不同存儲器的對比識記二、存儲器的層次化結(jié)構(gòu)：理解Cache-主存-外存的層次結(jié)構(gòu)設計原理和目的理解三、半導體隨機存取存儲器：SRAM存儲器與DRAM存儲器的工作原理（注意DRAM刷新相關(guān)問題，以及SRAM和DRAM的對比）掌握四、只讀存儲器：知道有PROM、EPROM、EEPROM等不同種類的ROM了解五、主存與CPU的連接：這是解決主存擴展問題的基礎熟練掌握六、雙口RAM和多模塊存儲器掌握七、高速緩沖存儲器（Cache）1、程序訪問的局部性原理（選擇題點）2、Cache的基本工作原理（要熟練掌握）3、Cache和主存之間的映射方式（不同映射方式的對比，以及相關(guān)的計算，綜合應用題點）4、Cache中主存塊的替換算法（理解不同的替換算法的思想）5、Cache寫策略（了解寫直達和回寫的原理和目的）熟練掌握八、虛擬存儲器1、虛擬存儲器的基本概念2、頁式虛擬存儲器3、段式虛擬存儲器4、段頁式虛擬存儲器5、TLB（快表）（注意虛擬地址和物理地址的轉(zhuǎn)換問題，如何查段表和頁表；TLB的原理和作用；平均訪問時間的計算等。）熟練掌握大綱要求1、存儲器的設計，根據(jù)給定的存儲器芯片及要求進行主存設計，并畫出鏈接圖；2、Cache的三種不同映射方式，Cache的替換策略及相關(guān)計算，Cache的寫策略；3、虛擬存儲器的三種常見實現(xiàn)方式的優(yōu)缺點，頁表，段表等的原理及其優(yōu)化方法，以及相關(guān)計算。復習目標1、了解存儲器的種類，理解各類存儲器的工作原理，掌握相關(guān)技術(shù)指標；2、理解存儲器系統(tǒng)的層次結(jié)構(gòu)，Cache——主存和主存——輔存層次的作用及程序訪問的局部性原理與存儲系統(tǒng)層次結(jié)構(gòu)的關(guān)系，并能熟練進行相關(guān)分析和計算；3、理解半導體存儲芯片的外特性以及與CPU的鏈接；能夠根據(jù)給定存儲芯片及要求進行主存設計；4、了解提高存儲器訪問速度的各種技術(shù)；了解雙扣RAM和多模塊存儲器；掌握高位交叉和低位交叉多模塊存儲器的相關(guān)計算；5、理解Cache的基本工作原理，理解Cache的三種映射方法并掌握相關(guān)計算；理解Cache的替換算法及寫策略；6、理解虛擬存儲器的基本概念及其三種常見的實現(xiàn)方式——頁式、段式、段頁式虛擬存儲器的原理及優(yōu)缺點。重難點提示存儲器的基本結(jié)構(gòu)(功能——結(jié)構(gòu))

存儲器功能：存放程序和數(shù)據(jù)裝置，并滿足計算機在執(zhí)行過程中能夠隨機訪問這些程序和數(shù)據(jù)。設計思路：存放數(shù)據(jù)（一個一個的存?。┏绦颍ㄒ粭l一條的存取）將每個存儲單元賦予編碼（單元地址）地址放哪？設置地址寄存器MAR按地址訪問在地址寄存器和存儲體之間是否加地址譯碼器？決定于地址給出方式：直接給出/編碼給出編碼給出（加地址譯碼器）存（寫入）?。ㄗx出）訪問設置一個存儲體，并將存儲體分成若干個存儲單元。存取存在兩個問題數(shù)據(jù)存放為讀出和寫入的數(shù)據(jù)設置數(shù)據(jù)緩沖寄存器操作區(qū)分加讀寫控制線路（R/W控制）存儲器基本結(jié)構(gòu)：存儲體地址寄存器地址譯碼器數(shù)據(jù)緩沖寄存器讀寫控制線路設計思路：存儲器的基本結(jié)構(gòu)存儲體驅(qū)動器譯碼器地址寄存器MAR控制電路讀寫電路數(shù)據(jù)緩沖寄存器MDR地址總線數(shù)據(jù)總線讀寫……………存儲器的基本結(jié)構(gòu)P72先送地址后讀寫數(shù)據(jù)存儲器基本結(jié)構(gòu)：存儲體地址寄存器地址譯碼器數(shù)據(jù)緩沖寄存器讀寫控制線路第四章存儲器1、存儲器的分類2、存儲器的層次結(jié)構(gòu)（三級存儲系統(tǒng)）3、主存儲器（內(nèi)存Mainmemory）4、高速緩沖存儲器（Cache）5、虛擬存儲器（VirtualMemory）6、相聯(lián)存儲器（了解）在電路中，一個觸發(fā)器能存儲一位二進制代碼。一個觸發(fā)器電路稱為一個存儲元（存儲位），是存儲器中的最小單位。若干個存儲元組成一個存儲單元，多個存儲單元組成存儲器。根據(jù)存儲元件的性能及使用方法不同，存儲器有各種不同的分類方法:1、存儲器的分類存儲介質(zhì)存取方式作用半導體存儲器只讀存儲器ROM

隨機讀寫存儲器RAM隨機存取主存儲器磁性存儲器串行存取輔助存儲器光存儲器高速緩沖存儲器1、按存儲介質(zhì)分：

半導體存儲器（易失）：用半導體器件組成的存儲器（內(nèi)存）。

磁性存儲器（不易失）：磁芯存儲器（硬盤）、磁表面存儲器（磁帶）。

光盤存儲器（不易失）：光敏材料（光盤）。2、按存取方式分：

存取時間與物理地址無關(guān)（隨機訪問）：隨機讀寫存儲器RAM、只讀存儲器ROM

存取時間與物理地址有關(guān)（串行訪問）：順序存取存儲器（磁帶）直接存取存儲器（磁盤） 隨機讀寫存儲器(RAM)：在程序執(zhí)行過程中可讀可寫。 只讀存儲器(ROM)：在程序執(zhí)行過程中只讀。

1、存儲器的分類半導體存儲器又有雙極型與MOS型兩種類型。雙極型存儲器速度快，MOS型存儲器容量大4.11、存儲器的分類3、按在計算機中的作用分類（磁盤、磁帶、光盤）高速緩沖存儲器（Cache）存儲器主存儲器輔助存儲器RAMROMSRAM靜態(tài)DRAM動態(tài)MROM（掩膜ROM）PROM（一次可編程ROM）EPROM（可擦除可編程ROM） VERPROM（紫外線擦除）

EEPROM（電擦除）FLASHMemory

閃速存儲器第四章存儲器1、存儲器的分類2、存儲器的層次結(jié)構(gòu)（三級存儲系統(tǒng)）3、主存儲器（內(nèi)存Mainmemory）4、高速緩沖存儲器（Cache）5、虛擬存儲器（VirtualMemory）6、相聯(lián)存儲器（了解）輔助存儲器2、存儲器的層次結(jié)構(gòu)

用途：存儲器是計算機中用于存儲程序和數(shù)據(jù)的重要部件。對其要求：盡可能快的讀寫速度、盡可能大的存儲容量、

盡可能低的成本費用。怎樣才能同時實現(xiàn)這些要求呢？顯然用一種存儲介質(zhì)是不行的。因此在現(xiàn)代計算機系統(tǒng)中，用多級存儲器把要用的程序和數(shù)據(jù)，按其使用的緊迫程度分段調(diào)入存儲容量不同、運行速度不同的存儲器中。由高速緩沖存儲器、主存儲器、輔助存儲器組成三級結(jié)構(gòu)的存儲器，由硬軟件系統(tǒng)統(tǒng)一調(diào)度、統(tǒng)一管理。名稱簡稱用途特點高速緩沖存儲器Cache高速臨時存取指令和數(shù)據(jù)（半導體存儲器）存取速度快，但存儲容量小主存儲器主存/內(nèi)存存放計算機運行期間的大量程序和數(shù)據(jù)（半導體存儲器）存取速度較快，存儲容量不大輔助存儲器輔存持久存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫存取速度慢，存儲容量大。高速緩沖存儲器也有兩種：一是在CPU內(nèi)部（一級CACHE、二級CACHE）。

CPU通過內(nèi)部總線對其進行讀/寫操作。

一是在CPU外，主板上（有1M）

CPU通過存儲器總線對其進行讀/寫操作。

2、存儲器的層次結(jié)構(gòu)內(nèi)部有Cache的CPU比較貴，因為Cache需要占用大量的晶體管，是CPU晶體管總數(shù)中占得最多的一個部分，高容量的Cache成本相當高！所以Intel和AMD都是以L2容量的差異來作為高端和低端產(chǎn)品的分界標準。三級結(jié)構(gòu)的存儲器系統(tǒng)，是圍繞主存儲器（內(nèi)存）來組織和運行的。就是說，設計與運行程序是針對主存儲器進行的，充分表明主存儲器在計算機系統(tǒng)中舉足輕重的地位。CPU不能直接訪問輔助存儲器，程序與數(shù)據(jù)調(diào)入內(nèi)存后CPU才能進行處理，內(nèi)存和CACHE交換數(shù)據(jù)和指令，CACHE再和CPU打交道。1、存儲器的層次結(jié)構(gòu)輔助存儲器Cache4.11、存儲器的層次結(jié)構(gòu)緩存CPU主存輔存緩存—主存層次10ns20ns200nsms（速度）（容量）主存—輔存層次高低小大快慢寄存器高速緩存主存

輔助存儲器速度容量價格CPUCPU主機1s(秒)=1000ms(毫秒)1ms=1000μs(微秒)1μs=1000ns(納秒)多級存儲系統(tǒng)可以實現(xiàn)的前提:

程序運行時的局部性。時間局部性：

在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問?？臻g局部性：

在空間上，這些被頻繁訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)。訪問順序局部性：

在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（約5:1）如果按照使用的緊迫與頻繁程度，合理的把程序和數(shù)據(jù)分配在不同的存儲介質(zhì)中。選用生產(chǎn)與運行成本不同、存儲容量不同、讀寫速度不同的多種存儲介質(zhì)，組成一個統(tǒng)一的存儲器系統(tǒng)，使每種介質(zhì)都處于不同的地位，起到不同的作用，充分發(fā)揮各自在速度、容量、成本方面的優(yōu)勢，從而達到最優(yōu)性能價格比。例如：用容量最小、速度最快的SRAM芯片組成CACHE，用容量較大、速度適中的DRAM芯片組成主存儲器（核心）用容量特大、速度極慢的磁盤設備構(gòu)成輔助存儲器。1、存儲器的層次結(jié)構(gòu)層次存儲系統(tǒng)遵循的原則：1）一致性原則：

處于不同存儲器中的同一個數(shù)據(jù)應保持相同的值。2）包含性原則：

處在內(nèi)層（距離CPU近）的數(shù)據(jù)一定被包含在其外層的存儲器中，反之則不成立。（即內(nèi)層存儲器中的全部數(shù)據(jù)，是其相鄰外層存儲器中一部分數(shù)據(jù)的復制品。）1、存儲器的層次結(jié)構(gòu)第四章存儲器1、存儲器的分類2、存儲器的層次結(jié)構(gòu)（三級存儲系統(tǒng)）3、主存儲器（內(nèi)存Mainmemory）

4、高速緩沖存儲器（Cache）5、虛擬存儲器（VirtualMemory）6、相聯(lián)存儲器（了解）輔助存儲器3.1、主存儲器概述3.2、主存儲器構(gòu)成

3.2.1、位單元構(gòu)成（RAM,ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲器組成（芯片封裝）3、主存儲器（內(nèi)存）存儲單元存儲器存儲位主存儲器的構(gòu)成：RAM（隨機讀寫存儲器）

SRAM（靜態(tài)RAM）:靜態(tài)RAM分雙極型和MOS型兩類。

DRAM（動態(tài)RAM）:動態(tài)RAM只有MOS型。

ROM（只讀存儲器）

MROM（掩膜ROM）

PROM（一次可編程ROM）

EPROM（可擦除可編程ROM）

VERPROM（紫外線擦除）

EEPROM（電擦除）

FLASHMemory（閃速存儲器）3.1、主存儲器概述雙極型SRAM存儲器：存取速度快、集成度低、位平均功耗高，小容量主存。MOS型DRAM存儲器：存取速度慢、集成度高、位平均功耗低，大容量主存。半導體存儲器3.1、主存儲器概述

主存在計算機中存儲正在運行的程序和數(shù)據(jù)（或一部分）的部件。主存通過地址、數(shù)據(jù)、控制三類總線與CPU等其他部件連通。地址總線AddressBus:

傳送地址它的位數(shù)決定了可訪問的最大內(nèi)存空間。

(例如：k=32位地址訪問4G的主存空間)數(shù)據(jù)總線DataBus:

傳送數(shù)據(jù)n=64位它的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)讀寫量?？刂瓶偩€ControlBus:

指出總線周期的類型和本次讀寫操作完成的時刻。指標含義表現(xiàn)單位存儲容量在一個存儲器中可以容納的存儲單元總數(shù)。主存的容量

字數(shù)，字節(jié)數(shù)一個字節(jié)=8位一個字=16位1KB=210B存取時間一次讀（寫）操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀入（取出）數(shù)據(jù)緩沖器所經(jīng)歷的時間。主存的速度ｎｓ納秒存儲周期連續(xù)啟動兩次存儲操作所需間隔的最小時間。主存的速度ｎｓ納秒存儲器帶寬單位時間里存儲器所存取的數(shù)據(jù)總量。（衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標）主存的速度位/秒，字節(jié)/秒主存儲器的性能指標：存儲容量、存取時間、存儲周期、存儲器帶寬。3.1、主存儲器概述1s(秒)=1000ms(毫秒)1ms=1000μs(微秒)1μs=1000ns(納秒)3.1、主存儲器概述3.2、主存儲器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲器組成（芯片封裝）3、主存儲器存儲單元存儲器存儲位Review：晶體三極管三極管：大體上等于一個電子開關(guān)。柵極輸入高電平>0.7V（三極管導通）電源—電阻—集電極—發(fā)射極集電極—發(fā)射極之間電壓低，接近0V。所以集電極輸出電平為0V，柵極輸入低電平=0V（三極管截止）電源不能通過集電極流向發(fā)射極集電極—發(fā)射極之間電壓高，比如>4V，所以集電極輸出電平為4V。+Vcc(+5V)電源電阻集電極輸入刪極輸出發(fā)射極接地1）靜態(tài)隨機存儲器SRAM的位存儲單元

存儲機理：利用雙穩(wěn)態(tài)觸發(fā)器保存數(shù)據(jù)（0或1）。存1：T1通、T2止

存0：T1止、T2通

字線Z：連地址線

位線W：連數(shù)據(jù)線

分析：（1）保持數(shù)據(jù)：不送地址信號（Z=0，T5T6截止）（2）讀出：送地址（Z=1,T5T6導通），發(fā)讀命令（3）寫入：送地址（Z=1,T5T6導通），送數(shù)據(jù)（W=0/1），發(fā)寫命令3.2.1、位單元構(gòu)成Z=1W=1讀0

寫0W=1讀1

寫1六管靜態(tài)位單元SRAM：容量小、存取速度快、靜態(tài)（不需要刷新電路保持數(shù)據(jù)）（小容量Cache）

數(shù)據(jù)線

數(shù)據(jù)線2）動態(tài)隨機存儲器DRAM的位存儲單元

存儲機理：利用MOS電路中柵板電容保存數(shù)據(jù)。存1：電容有電荷

存0：電容無電荷

字線Z：連地址線

位線W：連數(shù)據(jù)線

分析：（1）保持信息：不送地址信號（Z=0，T截止）（2）讀出：送地址（Z=1，T導通），發(fā)讀命令（3）寫入：送地址（Z=1，T導通），送數(shù)據(jù)（W=0/1），發(fā)寫命令3.2.1、位單元構(gòu)成Z=1+-單管動態(tài)位單元DRAM：容量大、存取速度慢、動態(tài)（需要刷新電路保持數(shù)據(jù)）（大容量內(nèi)存）W=1讀1寫13.2.1、位單元構(gòu)成3）只讀存儲器ROM的位存儲單元

ROM位單元示意圖有電流導通讀0生產(chǎn)的時候存1就燒斷。可通過不同技術(shù)實現(xiàn)改寫，使得該處可連接/斷開。3.1、主存儲器概述3.2、主存儲器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲器組成（芯片封裝）3、主存儲器存儲單元存儲器通過地址譯碼尋找存儲單元3.2.2、地址譯碼地址譯碼器：把地址線送來的信號翻譯成對應存儲單元的選擇信號。單譯碼：（字結(jié)構(gòu)存儲器）32條字線W0-W31。某字線被選中時，同一行中的各位b0-b7都被選中，由讀/寫電路對一存儲單元一并進行讀寫操作。單譯碼適用于小容量存儲器

一個譯碼器雙譯碼適用于大容量存儲器X方向和方Y(jié)向兩個譯碼器3.2.2、地址譯碼目前大容量存儲器都采用雙向譯碼方式。雙譯碼比單譯碼使用的字線少很多,為什么？雙譯碼：（位結(jié)構(gòu)存儲器）把K位地址線分成接近相等的兩段，一段為水平方向X地址線，供X地址譯碼器譯碼，一段為垂直方向Y地址線，供Y地址譯碼器譯碼。X和Y兩個方向選擇線的交叉點選中某一存儲位。例如12位地址線：雙64+64=128根<單4096根3.1、主存儲器概述3.2、主存儲器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向、雙向）

3.2.3、主存儲器組成（芯片封裝）3、主存儲器存儲單元存儲器存儲位存儲器的封裝（藍色的封裝方式，芯片的引腳太多）地址信號線地址信號線Intel2114引腳及邏輯符號(a)引腳(b)邏輯符號靜態(tài)存儲器的封裝3.2.3、主存儲器組成地址線數(shù)據(jù)線讀寫信號片選信號存儲器的內(nèi)部數(shù)據(jù)通過輸入/輸出和三態(tài)門電路與數(shù)據(jù)總線相連。由片選信號/CS和讀寫信號/WE一起來控制三態(tài)門。寫入：CS=1，/W=0，從數(shù)據(jù)總線寫入數(shù)據(jù)到存儲器。讀出：CS=1，/W=1，由存儲器讀出數(shù)據(jù)到數(shù)據(jù)總線上。注意：讀操作與寫操作是分時進行的，讀時不能寫，寫時不能讀，輸入三態(tài)門與輸出三態(tài)門互鎖，因而數(shù)據(jù)總線上的信號不沖突。3.2.3、主存儲器組成地址線Z=11101113.2.3、主存儲器組成一個

SRAM存儲器由：存儲體、讀寫電路、地址譯碼、控制電路等組成。片選信號讀寫信號存儲體（存儲矩陣）：存儲單元的集合，通常用X地址線和Y地址線的交叉點選擇所需的存儲單元。

地址譯碼器：將二進制代碼表示的地址轉(zhuǎn)換成輸出端的高電位，用來驅(qū)動相應的讀寫電路，以便選擇所要訪問的存儲單元。驅(qū)動器:

雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動器，驅(qū)動掛在各條

X方向選擇線上的所有存儲元電路。I/O電路：處于數(shù)據(jù)總線和被選用的存儲單元之間，控制被選中的存儲單元讀出或?qū)懭?，并放大?shù)據(jù)信號。片選信號/CS:

在選擇地址時，首先要選片，只有當片選信號有效時，該存儲芯片所連的地址線才有效。輸出驅(qū)動電路:為了擴展存儲器的容量，常需要將幾個芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。3.2.3、主存儲器組成例：某RAM芯片，其存儲容量為16K*8位，問：（1）該芯片引出線的最小數(shù)目應為多少（不考慮電源線、地線）？（2）存儲器芯片的地址范圍是什么？解：

（1）16K=214，所以地址線14根，字長8位，所以數(shù)據(jù)線8根，加上芯片的片選信號線、讀寫信號線、改芯片引出線最少

14+8+1+1=24

（2）存儲器芯片的地址范圍

0000H~3FFFH101100100000H3FFFH1K=210=10248K=21316K=214見K就+103.1、主存儲器概述3.2、主存儲器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向，雙向）

3.2.3、主存儲器組成（芯片封裝）3.3、主存儲器擴展

3.3.1、位擴展（數(shù)據(jù)線擴充）

3.3.2、字擴展（地址線擴充）

3.3.3、位字擴展（先位后字）3、主存儲器內(nèi)存條就是多個存儲芯片的擴展位方向由于目前生產(chǎn)的存儲器，單片的容量很有限，它在字數(shù)或字長方面與實際存儲器的要求都有很大差距，需要在字向和位向進行擴充才能滿足需要。所以，現(xiàn)在的內(nèi)存條是由幾片存儲芯片組成。1)位擴展：用多個存儲器芯片對字長進行擴充。兩個16K×4擴充到16K×8地址線

14條（A0-A13）兩A0并連，兩A1并連…數(shù)據(jù)線

8條（D0-D7）片選信號并連，接地讀寫信號并連3.3.1、位擴展1K=210=10248K=21316K=214見K就+10字線(地址線)×位線(數(shù)據(jù)線)起始地址0000：00000000000000……終止地址3FFF：11111111111111位擴展后：兩片16K×4芯片成一16K×8芯片3.3.1、位擴展1K=210=10248K=21316K=214見K+103.1、主存儲器概述3.2、主存儲器構(gòu)成

3.2.1、位單元構(gòu)成（RAM、ROM）

3.2.2、地址譯碼（單向，雙向）

3.2.3、主存儲器組成（芯片封裝）3.3、主存儲器擴展

3.3.1、位擴展（數(shù)據(jù)線擴充）

3.3.2、字擴展（地址線擴充）

3.3.3、位字擴展（先位后字）3、主存儲