VERILOG硬件描述語言及數(shù)字邏輯電路選題

VerilogHDL大作業(yè)

西電電子所(宋萬杰)一．交通控制器二．彩燈控制器三．自動售郵票機四．8位二進制乘法電路五．量程自動轉換的數(shù)字式頻率計六．游戲電路－模擬擲骰子七．游戲電路－模擬乒乓球比賽八．多功能數(shù)字鐘九．全自動電梯控制電路十一．自選題目十.基于FPGA的樂曲自動演奏器設計一．交通控制器

課題內容1．設計一個十字路口交通控制系統(tǒng)，其東西，南北兩個方向除了有紅、黃、綠燈指示是否允許通行外，還設有時鐘，以倒計時方式顯示每一路允許通行的時間，綠燈，黃燈，紅燈的持續(xù)時間分別是40、5和45秒。當東西或南北兩路中任一道上出現(xiàn)特殊情況，例如有消防車，警車要去執(zhí)行任務，此時交通控制系統(tǒng)應可由交警手動控制立即進入特殊運行狀態(tài)，即兩條道上的所有車輛皆停止通行，紅燈全亮，時鐘停止計時，且其數(shù)字在閃爍。當特殊運行狀態(tài)結束后，管理系統(tǒng)恢復原來的狀態(tài)，繼續(xù)正常運行。

交通控制系統(tǒng)的示意，流程圖RA,RBs=1?YA,RBRA,RBGA,RBT=40?yesnonos=1?T=5?RA,GBRA,RByesnonos=1?T=40?yesyesyesnonoRA,YBRA,RBs=1?T=5?yesyesyesnono綠黃紅綠黃紅東西南北

交通控制系統(tǒng)示意圖設計提示：

時鐘用可預置減法計數(shù)器實現(xiàn)

二．彩燈控制器

1．設計要求設計能讓一排燈（8只）自動改變顯示花樣的控制系統(tǒng)?？蓪嶒灠迳系囊慌虐l(fā)光二極管作為彩燈用?？刂破鲬袃煞N控制方式：◆規(guī)則變化。變化節(jié)拍有0.5秒和0.25秒兩種,交替出現(xiàn),每種節(jié)拍可有8種花樣,各執(zhí)行一或二個周期后輪換。彩燈變化方向有單向移動,雙向移動,跳躍移動等。如圖所示?！綦S機變化。變化花樣相同，但節(jié)拍及花樣的轉換都隨機出現(xiàn)。2．

設計提示

▲燈光移動用移位寄存器實現(xiàn)。各種花樣，有的可以存于寄存器中，使用時并行置人移位寄存器，有的可以利用環(huán)形計數(shù)器或扭環(huán)計數(shù)器實現(xiàn)?！?jié)拍信號可選用實驗板上的振蕩器，花樣控制信號可用4位計數(shù)器控制，1位控制節(jié)拍，另3位控制花樣?！S機信號可以用長度大于是15的偽隨機序列信號發(fā)生器或用高速時鐘驅動上述4位計數(shù)器得到。三．自動售郵票機

1．設計要求◆機器有一個投幣孔，每次只能投入一枚硬幣。機器能自動識別硬幣金額，最大為1元，最小為1角。購票者可選擇的郵票面值有1元和5角兩種，每次售出1枚郵票。◆購票時先選擇郵票面值后投幣，當投入的硬幣總額達到或超過郵票面值時,機器應發(fā)出指示并拒收繼續(xù)投入的硬幣?！糍徠闭咄稁藕?，按動確認鍵，機器將發(fā)出郵票和零硬幣，若所投金額不足則發(fā)出“欠資”指示。在欠資情況下，購票者可以繼續(xù)投幣購票，也可按取消鍵，則機器將退出所投入的全部金額。◆購票者投入硬幣以后，如未按確認鍵而按取消鍵，機器也將退出所投入的全部金額。◆找零或退幣時，按由大到小原則處理，即總金額超過1元時，應找出1元硬幣金額低于1元但超過5角時，應找出5角硬幣，不足5角時，方才找出1角的硬幣。

2．設計提示

◆投入的硬幣識別裝置牽涉到傳感器，在沒有傳感器的情況下，要求用3個按鍵代表3種硬幣輸入（1元，5角和1角）。每按一鍵，表示投入一枚硬幣?！羿]票面值（1元，5角）也各用一個按鍵代表，按動某個鍵，表示選購某種面值的郵票同時可安排兩只發(fā)光二極管指示所選的面值?！舸_認，取消各用一個按鍵輸入。◆投入的總金額用兩只數(shù)碼管顯示。其顯示的數(shù)字應隨著硬幣的投入或找出而變化?！魴C器應有兩個輸出孔（這里用兩個發(fā)光二極管代表），一個輸出郵票，一個輸出找回的硬幣。

找回的硬幣按由大到小原則逐個輸出,每輸出一枚,數(shù)碼管上的數(shù)字就減去相應的數(shù)。找零的過程可用一個按鍵控制，每按一次鍵，輸出一枚硬幣，直到計數(shù)器上顯示數(shù)字為零。（也可只安排一個輸出孔，郵票和硬幣皆由此孔輸出）?！焚Y信號和拒收信號可用發(fā)光二極管或其它方法表示，兩種信號應有所區(qū)別。▲以上各項操作都可以用聲音輔助指示，例如欠資和拒收，出票和出硬幣等。確認取消找零拒收欠資郵票找零郵票面值1元5角1角1元5角投幣孔

自動售郵票機示意圖四．8位二進制乘法電路

1．設計要求

8位二進制乘法采用移位相加的方法。即用乘數(shù)的各位數(shù)碼，從低位開始依次與被乘數(shù)相乘，每相乘一次得到的積稱為部分積，將第一次（由乘數(shù)最低位與被乘數(shù)相乘）得到的部分積右移一位并與第二次得到的部分積相加，將加得的和右移一位再與第三次得到的部分積相加，再將相加的結果右移一位與第四次得到的部分積相加。直到所有的部分積都被加過一次。例如：被乘數(shù)（M7M6M5M4M3M2M1M0）和乘數(shù)（N7N6N5N4N3N2N1N0）分別為11010101和10010011,其計算過程如下：

11010101×1001001111010101N0與被乘數(shù)相乘的部分積，部分積右移一位

11010101N1與被乘數(shù)相乘的部分積

+1101010110011111111001111111兩個部分積之和，部分積之和右移一位

+00000000N2與被乘數(shù)相乘的部分積

0100111111101001111111與前面部分積之和相加,部分積之和右移一

+00000000N4與被乘數(shù)相乘的部分積

·

·

·

·

·

·N7與被乘數(shù)相乘的部分積

+11010101111101001001111與前面部分積之和相加

011110100100111右移一位得到最后的積按照這種算法，可以得到下圖所示之框圖和簡單流程圖。圖中Y寄存器存放被乘數(shù)M，B寄存器存放乘數(shù)N，A累加器存放部分積。A和Y中的數(shù)據(jù)在加法器中相加后送入A中，而A和B相級聯(lián)又構成了一個16bit的移位寄存器，當它工作于移位模式時，可以實現(xiàn)數(shù)據(jù)的右移。由于乘數(shù)的每一位不是0就是1，對應的部分積不是0就是被乘數(shù)本身，所以實際作部分積相加這一步時，只要根據(jù)乘數(shù)的對應位判斷：如該位為1，則將累加器中的數(shù)據(jù)加上被乘數(shù)再移位；如該位為0時，就不加被乘數(shù)而直接移位。運算時首先將累加器A清零，并將被乘數(shù)M和乘數(shù)N分別存入寄存器Y和B，然后依據(jù)寄存器B中最右一位B0（數(shù)據(jù)N0）確定第一個部分積。將此部分積送入A累加器以后，將A連同寄存器B右移一位，部分積的最低位被移進寄存器B的最左位，乘數(shù)的最低位N0被移出寄存器B，而乘數(shù)的次低位N1被移至寄存器B的B0位。第二次仍然依據(jù)B0位的數(shù)據(jù)（N1）來確定第二個部分積，將部分積與累加器中的數(shù)據(jù)相加后右移一位，N1又被移出寄存器，數(shù)據(jù)N2被移到B0位置。。。。。這樣，經(jīng)過8次部分積相加位的操作，完成1次乘法運算，乘數(shù)N恰好被移出寄存器B，寄存器B中保存的就是運算積的低8位數(shù)據(jù)。移位相加的次數(shù)應用一個計數(shù)器來控制，每移位一次，計數(shù)器計一個數(shù)。當計數(shù)器計得8個數(shù)時，發(fā)出一個信號，使電路停止操作，并輸出運算結果（流程圖是按減法計數(shù)器設計的，也可使用加法計數(shù)器）。

累加器B寄存器加法器控制器Y寄存器C計數(shù)器乘數(shù)N積P被乘數(shù)M開始累加器A清除，寄存器B置乘數(shù)N寄存器Y置被乘數(shù)M計數(shù)器C置數(shù)字8A與Y.B0相加送A，計數(shù)器C減1，B分別右移1位，A0移到B7。運算結束，輸出積PC=0？YESNO（A）電路框圖（B）簡單流程圖

乘法器的電路框圖和流程圖2．設計提示

▲因受輸出輸入端口的限制，乘數(shù)和被乘數(shù)需分兩拍依次送人，輸出的高8位和低8位也可分兩拍顯示?！臃ㄆ骺墒褂煤辏粋€8位加法器將占有8個GLB，而一4位加法器宏只占2個GLB，因此在不考慮運算速度的情況下，宜采用2個4位的加法器?！奂悠髟趫?zhí)行右移功能時，可采用下圖電路，這樣不僅可以節(jié)省資源，還因為相加和移位操作在同一拍進行，提高了運算速度。

A7A6A5A4A3A2A1A0B7

加法運算Y7Y6Y5Y4Y3Y2Y1Y0

累加器移位方式示意圖五．量程自動轉換的數(shù)字式頻率計

1．設計要求設計一個3位十進制數(shù)字式頻率計，其測量范圍為1MHz。量程分10kHz,100kHz和1MHz三檔(最大讀數(shù)分別為9.99kHz,99.9kHz,999kHz)被測信號應是一符合CMOS電路要求的脈沖或正弦波。量程自動轉換規(guī)則如下：◆當讀數(shù)大于999時，頻率計處于超量程狀態(tài)。此時顯示器發(fā)出溢出指示（最高位顯示F，其余各位不顯示數(shù)字），下一次測量時，量程自動增大一檔。◆當讀數(shù)小于000時，頻率計處于欠量程狀態(tài)。下次測量時，量程減小一檔。顯示方式如下：★采用記憶顯示方式，即計數(shù)過程中不顯示數(shù)據(jù)，待計數(shù)過程結束后，顯示計數(shù)結果，并將此顯示結果保持到下一次計數(shù)結束。顯示時間應不小于1秒?！镄?shù)點位置隨量程變更自動移位。2．設計提示▲測頻原理如圖所示，其中時基信號應為0.1s、0.01s、和0.001s（對應于10kHz、100kHz、和1MHz量程）?！看螠y量時，用由時基信號產(chǎn)生的閘門信號啟動計數(shù)器對輸入的脈沖信號計數(shù)，閘門信號結束即將計數(shù)結果送入鎖存器，然后將計數(shù)器清零，準備下一次計數(shù)。▲如被測波形不好，可以通過施密特電路整形。施密特電路可按圖設計。顯示電路鎖存器計數(shù)器閘門被測信號

測頻原理譯碼電路整形閘門控制信號被測信號閘門信號存儲信號顯示信號清零信號

頻率計工作波形圖六．游戲電路－模擬擲骰子

1．設計要求本游戲電路可供二人游戲。游戲者每按動一次按鍵可得到（1~6）范圍內的兩個數(shù)，并按下列規(guī)則決定勝負。◆第一場比賽，游戲者每人各按一次按鍵，所得二數(shù)之和為7和11者勝，若無人取勝，則進行第二場比賽?！舻诙霰荣?，游戲者每人各按一次按鍵，所得二數(shù)之和與第一場比賽相同者獲勝，所得二數(shù)之和為7或11者負，若無人獲勝或負，則重復進行，直到出現(xiàn)勝者為止。2．設計提示▲擲骰子讀數(shù)的產(chǎn)生電路，可以用兩個能由1計到6的六進制計數(shù)器構成，并接成級聯(lián)形式（6－1）用高速時鐘驅動，以保證在按動按鍵時，兩計數(shù)器的讀數(shù)是隨機的。該二讀數(shù)還應鎖存并用數(shù)碼管顯示?！鴥蓚€計數(shù)器讀數(shù)之和應顯示并存儲，以便與第二場比賽結果相比較。按鍵顯示系統(tǒng)可以設計成兩套，游戲者每人一套，控制電路是公共的，也可設計成一套系統(tǒng)，游戲者輪流按同一鍵游戲?？刂破髟谑盏絻蓚€游戲者所按數(shù)據(jù)方才允許下一場比賽?！荣惤Y果可以用發(fā)光二極管或數(shù)碼管指示，并可伴有聲音效果。七．游戲電路－模擬乒乓球比賽

1．設計要求

本游戲電路可供二人游戲?！糇?、右雙方各持一按鍵作為“球拍”，實驗板上一行16只發(fā)光二極管為乒乓球臺，其中那只發(fā)光的發(fā)光二極管代表乒乓球所在位置。◆左、右雙方均可發(fā)球。發(fā)球時，球應在球臺發(fā)球方的端點保持不動，“揮拍”時球才可逐步左移或右移，若“擊球”鍵恰好在“球”到達對方端點時按下，則發(fā)出短促的擊球聲，“球”即向相反方向移動，若按鍵偏早或偏晚，擊球無效，無擊球聲發(fā)出，球將繼續(xù)向前運行直至出界，（即亮點消失）。記分板上給勝球者加１分?！羟蛩俣确郑醇壔颍布墶１荣愐?guī)則可自定，勝負應有指示。

2．設計提示

▲球速變化的實現(xiàn)球的運動用雙向移位寄存器實現(xiàn)，球速即移位寄存器時鐘速率，若將外部送入的時鐘信號經(jīng)４分頻后作為移位寄存器時鐘，并設置４種外時鐘速率（可使用底板上的時鐘，也可設計４個振蕩器實現(xiàn)），則“球”在移位寄存器當中的每一位上將停留４個外時鐘節(jié)拍，若擊球脈沖與第一節(jié)拍同步，則回球速度最高，與第４節(jié)拍同步，則回球速度最低?！鴵羟蜉斎霊扇⊥交幚?，使之成為與外時鐘同步，寬度為外時鐘周期的脈沖。八．多功能數(shù)字鐘

1．設計要求在實時鐘電路設計的基礎上增加以下功能?！粽ＤＪ剑黾由?，下午顯示?！羰謩有孰娐?。按動方式鍵，將電路置于校時狀態(tài)，則計時電路可用手動方式校準，每按一下校時鍵，時計數(shù)器加1；按動方式鍵，將電路置于校分狀態(tài)，以同樣方式手動校分?！粽c報時，仿中央人民廣播電臺整點報時信號，從59分50秒起每隔２秒發(fā)出一次低音“嘟”信號（信號鳴叫持續(xù)時間１Ｓ，間隙時間１Ｓ）連續(xù)５次，到達整點（00分00秒時），發(fā)一次高音“噠”信號（信號持續(xù)時間１秒）?！趑[時功能，按動方式鍵，使電路工作于預置狀態(tài)，此時顯示器與時鐘脫開，而與預置計數(shù)器相連，利用前面手動校時，校分方式進行預置，預置后回到正常模式。當計時計至預置的時間時，揚聲器發(fā)出鬧鈴信號，時間為半分鐘，鬧鈴信號可以用開關“止鬧”，按下此開關后，鬧鈴聲立刻中止，正常情況下應將此開關釋放，否則無鬧時作用?！裘氡砉δ?。按ＳＴＡＲＴ鍵開始計秒，按ＳＴＯＰ鍵停止計秒并保持顯示數(shù)不變，直到復位信號加入。2．設計提示

▲輸入信號用試驗板板上1KHz或4MHz信號的分頻得到?！[鈴信號與準點報時信號可直接使用試驗板上的揚聲器?！r，預置等狀態(tài)的顯示，宜采用間斷式，即每隔一秒鐘顯示一次，顯示時間半秒，每按一次校時鍵可以伴以短促的音響?！鴷r、分、秒顯示之間，可利用數(shù)碼管中的小數(shù)點區(qū)分，在正常計時情況下，分秒之間的小數(shù)點也可閃動。九．全自動電梯控制電路

1．設計要求

設計一個４層樓房全自動電梯控制電路，其功能如下：◆每層樓電梯入口處設有上，下請求開關各１，電梯內設有乘客到達層次的停站要求開關?！粲须娞菟幬恢弥甘狙b置和電梯上行，下行狀態(tài)批示裝置。◆電梯每秒升（降）一層樓。到達某一層樓時，指示該層次的燈發(fā)光，并一直保持到電梯到達新一層為止?！綦娞莸竭_有停站請求的樓層后，該層次的指示燈亮，經(jīng)過０.5S，電梯門自動打開，開門指示燈亮，開門5S后，電梯門自動關閉（開門指示燈滅），電梯繼續(xù)運行。◆能記憶電梯內外的所有請求信號，并按照電梯運行規(guī)則次第響應，每個請求信號保留至執(zhí)行后撤除?！綦娞葸\行規(guī)則，電梯處于上升模式時，只響應比電梯所在位置高的層次的上樓請求信號，由下而上逐個執(zhí)行，直到最后一個請示執(zhí)行完畢。如更高層次有下樓請求，則直接升到有下樓請求的樓層接客，然后便進入下降模式。電梯處于下降模式時與之相反，僅響應比電梯所在位置低的樓層的下樓請求。電梯執(zhí)行完所有的請求后，應停在最后所在的位置不變，等待新的請求?！糸_機（接通電源）時，電梯應停留在一樓，而各種上，下請求皆被清除。

2．設計提示

▲用實驗板上提供的按鍵開關作為上樓（3個）下樓（3個）請求，以及乘客進入電梯后，要求?？繕菍拥拈_關。按鍵狀態(tài)用發(fā)光二極管顯示?！娞菟跇菍游恢糜脭?shù)碼管顯示，另用二只發(fā)光二極管顯示上行狀態(tài)和下行狀態(tài)?！冒l(fā)光二極管（６只）作為開門指示，其時序如下圖所示?！娞蓍_門時間可以要求延長，每按一次延長鍵，自按鍵時開始延長5秒，可以連續(xù)使用。也可提前關門（按動關門鍵）?！娞葸\行過程中，不斷判斷前進方向是否存在上樓請求或下樓請求信號，如到達某層后，上、下方均無請求，則電梯停在該層，中止運行。

整個電梯控制電路的示意圖基于FPGA的樂曲自動演奏器設計FPGA基于FPGA的樂曲自動演奏器設計

用純硬件完成樂曲演奏電路的設計與利用微處理器（CPU）實現(xiàn)相比邏輯要