第6章時(shí)序邏輯基礎(chǔ)

數(shù)字邏輯與

數(shù)字系統(tǒng)設(shè)計(jì)（第6章）武漢科技大學(xué)計(jì)算機(jī)學(xué)院本章內(nèi)容6.1時(shí)序邏輯電路概述6.2觸發(fā)器6.3基于觸發(fā)器時(shí)序邏輯電路的分析6.4基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)本章小結(jié)第6章時(shí)序邏輯基礎(chǔ)本節(jié)內(nèi)容6.1.1時(shí)序邏輯電路的特點(diǎn)6.1.2時(shí)序邏輯電路的結(jié)構(gòu)模型6.1.3時(shí)序邏輯電路的分類6.1.4時(shí)序邏輯電路的表示方法6.1時(shí)序邏輯電路概述本章提綱時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路——輸出與該時(shí)刻輸入及電路原狀態(tài)有關(guān)①電路含有存儲(chǔ)元件——通常由觸發(fā)器構(gòu)成②存儲(chǔ)元件的輸出與電路輸入間有反饋連接本節(jié)提綱時(shí)序邏輯電路的結(jié)構(gòu)模型本節(jié)提綱外部輸入信號(hào)：X(X1,X2,…,Xi)輸出信號(hào)：F(F1,F2,…,Fj)存儲(chǔ)電路輸入：Z(Z1,Z2,…,Zk)存儲(chǔ)電路輸出：Q(Q1,Q2,…,Qn)信號(hào)之間的關(guān)系可由3個(gè)向量方程表示輸出方程：F(tn)=W[X(tn),Q(tn)]狀態(tài)方程：Q(tn+1)=G[Z(tn),Q(tn)]驅(qū)動(dòng)方程：Z(tn)=H[X(tn),Q(tn)](tn、tn+1

表示相鄰兩個(gè)離散時(shí)間)時(shí)序邏輯電路按輸出方式分類：米里型(Mealy)——輸出與輸入和存儲(chǔ)電路狀態(tài)有關(guān)莫爾型(Moore)——輸出僅與存儲(chǔ)電路狀態(tài)有關(guān)時(shí)序邏輯電路的分類本節(jié)提綱根據(jù)存儲(chǔ)電路中狀態(tài)變化情況分類：同步和異步時(shí)序邏輯電路的表示方法本節(jié)提綱邏輯表達(dá)式、狀態(tài)轉(zhuǎn)換真值表、狀態(tài)轉(zhuǎn)換圖、時(shí)序波形圖等狀態(tài)轉(zhuǎn)換真值表(狀態(tài)表)——反映F(tn)、Q*(tn+1)和X(tn)、Q(tn)之間的關(guān)系狀態(tài)轉(zhuǎn)換圖——反映狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值情況時(shí)序波形圖(工作波形圖，時(shí)序圖)——反映輸入、輸出、電路狀態(tài)的取值在時(shí)間上的對(duì)應(yīng)關(guān)系本節(jié)內(nèi)容觸發(fā)器概述6.2.1RS觸發(fā)器6.2.2D觸發(fā)器6.2.3JK觸發(fā)器6.2.4T觸發(fā)器6.2.5不同類型觸發(fā)器間的轉(zhuǎn)換6.2.6集成觸發(fā)器及其參數(shù)6.2觸發(fā)器本章提綱觸發(fā)器概述觸發(fā)器具有記憶功能初態(tài)Q：觸發(fā)器原有的輸出狀態(tài)(也稱現(xiàn)態(tài))新?tīng)顟B(tài)Q*：輸入信號(hào)作用下，觸發(fā)器進(jìn)入的新輸出狀態(tài)(也稱次態(tài))觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)本節(jié)提綱1態(tài)——Q=1,Q=0；0態(tài)——Q=0,Q=1RS觸發(fā)器由兩個(gè)與非門首尾相連構(gòu)成基本RS觸發(fā)器的電路結(jié)構(gòu)和圖形符號(hào)本節(jié)提綱基本RS觸發(fā)器G1G2SRQQ基本RS觸發(fā)器的邏輯功能(1)(2)S=0,R=1(1)S=1,R=1(1)S=1,R=1——觸發(fā)器保持原狀態(tài)不變?nèi)舫鯌B(tài)Q=0,則G1的輸出Q*=QS=0;G2的輸出Q*=1若初態(tài)Q=1,則G1的輸出Q*=1;G2的輸出Q*=0G1G2SRQQ(3)S=1,R=0(4)S=0,R=0基本RS觸發(fā)器的邏輯功能(2)(2)S=0,R=1——觸發(fā)器被置位（S——直接置位端）無(wú)論初態(tài)Q為何值，G1的輸出Q*=QS=1 G2的輸出Q*=0G1G2SRQQ(2)S=0,R=1(1)S=1,R=1(3)S=1,R=0(4)S=0,R=0基本RS觸發(fā)器的邏輯功能(3)(3)S=1,R=0——觸發(fā)器被復(fù)位（R——直接復(fù)位端）無(wú)論初態(tài)Q為何值，G2的輸出Q*=QR=1 G1的輸出Q*=0G1G2SRQQ(2)S=0,R=1(1)S=1,R=1(3)S=1,R=0(4)S=0,R=0基本RS觸發(fā)器的邏輯功能(4)無(wú)論初態(tài)Q為何值，G1的輸出Q*=QS=1 G2的輸出Q*=1(4)S=0,R=0——觸發(fā)器的狀態(tài)取決于S、R中哪一個(gè)負(fù)脈沖最后結(jié)束若S、R同時(shí)撤銷，觸發(fā)器狀態(tài)不確定G1G2SRQQ(2)S=0,R=1(1)S=1,R=1(3)S=1,R=0(4)S=0,R=0基本RS觸發(fā)器的特性表由與非門構(gòu)成的RS觸發(fā)器的特性表SRQQ*1100110011110000010101010111001*1*注：*表示若同時(shí)撤銷S、R，則觸發(fā)器狀態(tài)不確定G1G2SRQQ基本RS觸發(fā)器舉例G1G2SRQQ例6.1由兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器的電路結(jié)構(gòu)，以及兩個(gè)輸入端R和S的電壓波形如圖所示，不考慮邏輯門的傳輸延遲時(shí)間，畫出Q和輸出的電壓波形圖兩部分：與非門G3、G4組成控制電路

與非門G1、G2組成基本RS觸發(fā)器RS觸發(fā)器同步RS觸發(fā)器12QQ34SRCP同步RS觸發(fā)器的邏輯功能若輸入有干擾，可能多次翻轉(zhuǎn)；約束條件：SR=0CP=0——觸發(fā)器保持原狀態(tài)不變G3、G4關(guān)閉，輸出為1輸入信號(hào)R、S不影響輸出狀態(tài)CP=1——觸發(fā)器被觸發(fā)G3、G4打開(kāi)，R、S反相后作為基本RS觸發(fā)器的輸入觸發(fā)器的狀態(tài)由R、S的狀態(tài)決定R(Reset)——同步復(fù)位端S(Set)——同步置位端12QQ34SRCP同步RS觸發(fā)器的特性表同步RS觸發(fā)器的特性表CPSRQQ*0011111111XX00110011XX000011110101010101010111001*1*注：*表示R、S不變，CP回到低電平時(shí)觸發(fā)器狀態(tài)不定帶異步置、復(fù)位的同步RS觸發(fā)器實(shí)際通常使用具有異步直接置位端SD和異步直接復(fù)位端RD的同步RS觸發(fā)器G1G2SDRDQQG3G4SRCPRS觸發(fā)器主從結(jié)構(gòu)RS觸發(fā)器(脈沖觸發(fā))——在時(shí)鐘脈沖有效期間只能翻轉(zhuǎn)一次，提高了可靠性由兩個(gè)同樣的同步RS觸發(fā)器組成，但時(shí)鐘相位相反G5G6Q主Q主G7G8SRCPG1G2QQG3G4S從R從主觸發(fā)器從觸發(fā)器G9：延遲輸出約束條件：SR=0主從RS觸發(fā)器的邏輯功能CP=1時(shí)，G7、G8打開(kāi)，G3、G4封鎖；主觸發(fā)器按照R、S的狀態(tài)工作；從觸發(fā)器時(shí)鐘為0保持不變當(dāng)CP由高返回到低時(shí)，G7、G8封鎖，無(wú)論R、S為何狀態(tài)，主觸發(fā)器保持不變，同時(shí)G3、G4打開(kāi)，從觸發(fā)器的狀態(tài)取決于主觸發(fā)器的輸出，即：按與主觸發(fā)器相同的狀態(tài)翻轉(zhuǎn)G5G6Q主Q主G7G8SRCPG1G2QQG3G4S從R從主觸發(fā)器從觸發(fā)器G9主從RS觸發(fā)器的工作波形CPt0St0Rt0Q主t0Qt0主從RS觸發(fā)器的特性主從RS觸發(fā)器的特性表CPSRQQ*0X00110011X00001111X01010101Q0111001*1*注：*表示R、S不變，CP回到低電平后狀態(tài)不定RS觸發(fā)器邊沿RS觸發(fā)器(維持阻塞型邊沿RS觸發(fā)器)(1)G3、G5組成的電平觸發(fā)的RS觸發(fā)器(2)G4、G6組成的電平觸發(fā)的RS觸發(fā)器(3)G1、G2組成的基本RS觸發(fā)器——從觸發(fā)器，狀態(tài)隨G3、G4的輸出而變化置1維持線置0維持線置0阻塞線置1阻塞線G5G6CPG1G2QQG3G4RS維持阻塞型RS觸發(fā)器邏輯功能(1)(1)CP=0——觸發(fā)器保持原狀態(tài)不變(1)CP=0(3)CP=1(2)CP=(4)CP=G5G6CPG1G2QQG3G4RSSDRDG3、G4關(guān)閉，G3OUT=G4OUT=1，

基本RS觸發(fā)器SD=RD=1維持阻塞型RS觸發(fā)器邏輯功能(2)(1)CP=0(3)CP=1(2)CP=(4)CP=G5G6CPG1G2QQG3G4RSSDRD(2)CP為上升沿(CP=)，上升沿達(dá)到前CP=0，使G3OUT=G4OUT=1；上升沿到達(dá)時(shí)CP=1，輸出取決于S、R①S=1，R=0，則G5OUT=0G3OUT=1 G6OUT=1G4OUT=0；基本RS觸發(fā)器的SD=1,RD=0——復(fù)位維持阻塞型RS觸發(fā)器邏輯功能(2)(1)CP=0(3)CP=1(2)CP=(4)CP=G5G6CPG1G2QQG3G4RSSDRD(2)CP為上升沿(CP=)，上升沿達(dá)到前CP=0，使G3OUT=G4OUT=1；上升沿到達(dá)時(shí)CP=1，輸出取決于S、R②S=0，R=1，則G5OUT=1G3OUT=0 G6OUT=0G4OUT=1；基本RS觸發(fā)器的SD=0,RD=1——置位維持阻塞型RS觸發(fā)器邏輯功能(2)(1)CP=0(3)CP=1(2)CP=(4)CP=G5G6CPG1G2QQG3G4RSSDRD(2)CP為上升沿(CP=)，上升沿達(dá)到前，G3OUT=G4OUT=1；上升沿到達(dá)時(shí)CP=1,輸出取決于S、R③S=1，R=1，則G5OUT=0G3OUT=1 G6OUT=0G4OUT=1；基本RS觸發(fā)器的SD=RD=1——保持不變維持阻塞型RS觸發(fā)器邏輯功能(2)(1)CP=0(3)CP=1(2)CP=(4)CP=G5G6CPG1G2QQG3G4RSSDRD(2)CP為上升沿(CP=)，上升沿達(dá)到前，G3OUT=G4OUT=1；上升沿到達(dá)時(shí)CP=1,輸出取決于S、R④S=0，R=0，則G5OUT=1G3OUT=0 G6OUT=1G4OUT=0；基本RS觸發(fā)器的SD=RD=0——觸發(fā)器輸出Q=Q=1*(若S、R保持不變，CP變低時(shí)狀態(tài)不定)維持阻塞型RS觸發(fā)器邏輯功能(3)CP在上升沿后維持為高電平，則(2)中4種情況均將被各自維持(3)CP為高電平(CP=1)(4)CP為下降沿(CP=)——與CP為低電平基本類似(1)CP=0(3)CP=1(2)CP=(4)CP=G5G6CPG1G2QQG3G4RSSDRDCP由高變低時(shí)，G3、G4關(guān)閉，基本RS觸發(fā)器的SD=RD=1——保持不變但是，若下降沿到達(dá)前，S=R=0，則下降沿到達(dá)時(shí)，狀態(tài)不定維持阻塞型RS觸發(fā)器特性表維持阻塞RS觸發(fā)器的特性表CPSRQQ*0X11110000X11001100X01010101Q0100111*1*注：*表示R、S不變，CP回到低電平后狀態(tài)不定上升沿觸發(fā)——輸出只與CP上升沿瞬間R或S的狀態(tài)有關(guān)RS觸發(fā)器RS觸發(fā)器的特性方程和狀態(tài)轉(zhuǎn)換圖(1)特性方程(2)狀態(tài)轉(zhuǎn)換圖利用約束條件化簡(jiǎn)：

Q*=S+RQ RS=0(約束條件)RS觸發(fā)器的VerilogHDL語(yǔ)言描述D觸發(fā)器同步D觸發(fā)器本節(jié)提綱將電平觸發(fā)RS觸發(fā)器的R、S兩端經(jīng)反相后相連無(wú)約束條件(因不可能出現(xiàn)不穩(wěn)定狀態(tài))CP=0，D觸發(fā)器的輸出保持原狀態(tài)不變CP=1，D觸發(fā)器的輸出隨輸入端D而變化G1G2G3G4DCPQQG5SDRD同步D觸發(fā)器的特性同步D觸發(fā)器的特性表CPDQQ*0011XX0101XX0101主從結(jié)構(gòu)的D觸發(fā)器D觸發(fā)器由兩個(gè)時(shí)鐘相位相反的同步D觸發(fā)器構(gòu)成CP=1，主D觸發(fā)器控制門打開(kāi)，輸出由D決定；從D觸發(fā)器控制門關(guān)閉，輸出保持原狀態(tài)不變CP=0，主D觸發(fā)器控制門關(guān)閉；從D觸發(fā)器控制門打開(kāi)，輸出由前一刻主D觸發(fā)器狀態(tài)決定DCPQQG5DCPQQCPD主從結(jié)構(gòu)D觸發(fā)器的特性主從結(jié)構(gòu)D觸發(fā)器的特性表CPDQQ*00XX0101XX0101D觸發(fā)器邊沿D觸發(fā)器(維持阻塞型邊沿D觸發(fā)器)輸出僅與CP上升沿到達(dá)瞬間D的狀態(tài)有關(guān)G5G6CPG1G2QQG3G4DSDRD將維持阻塞型RS觸發(fā)器的S接G6的輸出；R接數(shù)據(jù)輸入端DD=1時(shí)，相當(dāng)于維持阻塞型RS觸發(fā)器的S=0,R=1，CP上升沿到達(dá)后，觸發(fā)器被置1D=0時(shí)，相當(dāng)于維持阻塞型RS觸發(fā)器的S=1,R=0，CP上升沿到達(dá)后，觸發(fā)器被置0維持阻塞型D觸發(fā)器的特性維持阻塞型D觸發(fā)器的特性表CPDQQ*00XX0101XX0101輸出僅與CP上升沿到達(dá)瞬間D的狀態(tài)有關(guān)D觸發(fā)器D觸發(fā)器的特性方程和狀態(tài)轉(zhuǎn)換圖(1)特性方程(2)狀態(tài)轉(zhuǎn)換圖Q*=DD觸發(fā)器的VerilogHDL語(yǔ)言描述JK觸發(fā)器同步JK觸發(fā)器本節(jié)提綱G1G2G3G4JCPQQKSDRD將同步RS觸發(fā)器的Q和Q作為附加控制端接回輸入端同步JK觸發(fā)器邏輯功能(2)CP=1：觸發(fā)器輸出與J、K有關(guān)；且CP=0后狀態(tài)被保存(1)CP=0：無(wú)論J、K為何值，觸發(fā)器的輸出保持原狀態(tài)不變①J=K=0：G3、G4門被封鎖，觸發(fā)器保持原狀態(tài)G1G2G3G4JCPQQKSDRD②J=1,K=0：若Q=0,Q=1，則G3OUT=0,G4OUT=1，觸發(fā)器被置位，輸出1

(置位)

若Q=1,Q=0，則G3OUT=1,G4OUT=1，觸發(fā)器輸出不變，為1③J=0,K=1：若Q=0,Q=1，則G3OUT=1,G4OUT=1，觸發(fā)器輸出不變，為0

(復(fù)位)

若Q=1,Q=0，則G3OUT=1,G4OUT=0，觸發(fā)器被復(fù)位，輸出0④J=1,K=1：若Q=0,Q=1，則G3OUT=0,G4OUT=1，觸發(fā)器被置位，輸出1

(翻轉(zhuǎn))

若Q=1,Q=0，則G3OUT=1,G4OUT=0，觸發(fā)器被復(fù)位，輸出0同步JK觸發(fā)器特性表同步JK觸發(fā)器的特性表CPJKQQ*0XXXQ1100000101111100011111001101001111110110翻轉(zhuǎn)保持置位復(fù)位JK觸發(fā)器主從結(jié)構(gòu)JK觸發(fā)器G5G6G7G8JKCPG1G2QQG3G4G9Q主Q主將主從RS觸發(fā)器的Q和Q作為附加控制端接回輸入端主從結(jié)構(gòu)JK觸發(fā)器邏輯功能(1)(1)CP=0：主觸發(fā)器封鎖，無(wú)論J、K為何值，從觸發(fā)器狀態(tài)保持不變；G5G6G7G8JKCPG1G2QQG3G4G9Q主Q主主從結(jié)構(gòu)JK觸發(fā)器邏輯功能(2)④J=1,K=1：G7、G8均被打開(kāi)，觸發(fā)器的狀態(tài)與從觸發(fā)器初始狀態(tài)有關(guān)Q=0——G8被封鎖，CP=1時(shí)主觸發(fā)器被置1，CP變0時(shí)，從觸發(fā)器被置1Q=1——G7被封鎖，CP=1時(shí)主觸發(fā)器被置0，CP變0時(shí)，從觸發(fā)器被置0(2)CP=1時(shí)①J=K=0：G7、G8門被封鎖，G7OUT=G8OUT=1，觸發(fā)器保持原狀態(tài)②J=1,K=0：無(wú)論主觸發(fā)器原狀態(tài)如何，都被置1；CP由1返回為0時(shí)，從觸發(fā)器隨之被置為1③J=0,K=1：無(wú)論主觸發(fā)器原狀態(tài)如何，都被置0；CP由1返回為0時(shí)，從觸發(fā)器隨之被置為0G5G6G7G8JKCPG1G2QQG3G4G9Q主Q主主從結(jié)構(gòu)JK觸發(fā)器特性表主從結(jié)構(gòu)JK觸發(fā)器的特性表CPJKQQ*0XXXQ00000101110001110011010011110110JK觸發(fā)器邊沿JK觸發(fā)器(利用傳輸延遲時(shí)間構(gòu)成的邊沿JK觸發(fā)器)注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的傳輸延遲時(shí)間原理：CP到達(dá)G3、G6的時(shí)間與G4、G5的輸入發(fā)生變化的時(shí)間延遲不同JKCPQQG3G4G5G6G1G2G7G8傳輸延遲邊沿JK觸發(fā)器邏輯功能(1)(1)CP=0——保持注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的延遲時(shí)間JKCPQQG3G4G5G6G1G2G7G8G7OUT=G8OUT=1,G3OUT=G6OUT=0,G4OUT=Q,G5OUT=QQ*=Q,Q*=Q傳輸延遲邊沿JK觸發(fā)器邏輯功能(2)(2)CP上升沿到達(dá)(CP=)并維持為高電平——保持注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的延遲時(shí)間JKCPQQG3G4G5G6G1G2G7G8G3OUT=Q,G6OUT=Q;G7OUT=JQ,G8OUT=KQ→G4OUT=JQQ,G5OUT=KQQ因CP變化后，G4OUT、G5OUT比G3OUT、G6OUT多延遲一個(gè)與非門傳輸時(shí)間經(jīng)歷一段時(shí)間后，Q*=G3OUT+G4OUT=Q;Q*=G6OUT+G5OUT=Q傳輸延遲邊沿JK觸發(fā)器邏輯功能(3)注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的延遲時(shí)間(3)CP下降沿到達(dá)(CP=)——與下降沿到達(dá)前一刻的J、K狀態(tài)有關(guān)JKCPQQG3G4G5G6G1G2G7G8①J=K=0：G7OUT=G8OUT=1，Q*=Q;Q*=Q——保持原狀態(tài)傳輸延遲邊沿JK觸發(fā)器邏輯功能(3)注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的延遲時(shí)間(3)CP下降沿到達(dá)(CP=)——與下降沿到達(dá)前一刻的J、K狀態(tài)有關(guān)JKCPQQG3G4G5G6G1G2G7G8②J=1,K=0：G8OUT=1;G7OUT=CPQ;CP=時(shí)，G7OUT由Q向1變化;G3OUT=G6OUT=0

此時(shí)G4OUT、G5OUT還保持在CP=1的狀態(tài)，即G4OUT=0，使Q*=1;Q*=0；

短暫延遲后，G7OUT變?yōu)?,但此時(shí)Q已為0,Q=1被保持——利用傳輸延遲置1并保持下來(lái)傳輸延遲邊沿JK觸發(fā)器邏輯功能(3)注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的延遲時(shí)間(3)CP下降沿到達(dá)(CP=)——與下降沿到達(dá)前一刻的J、K狀態(tài)有關(guān)JKCPQQG3G4G5G6G1G2G7G8③J=0,K=1：G7OUT=1;G8OUT=CPQ;CP=時(shí)，G8OUT由Q向1變化;G3OUT=G6OUT=0

此時(shí)G4OUT、G5OUT還保持在CP=1的狀態(tài)，即G5OUT=0，使Q*=1;Q*=0；

短暫延遲后，G8OUT變?yōu)?,但此時(shí)Q已為0,Q=1被保持——利用傳輸延遲復(fù)位并保持下來(lái)傳輸延遲邊沿JK觸發(fā)器邏輯功能(3)注：CP變化后，G4OUT、G5OUT比G3OUT、G6OUT的變化多1個(gè)與非門的延遲時(shí)間(3)CP下降沿到達(dá)(CP=)——與下降沿到達(dá)前一刻的J、K狀態(tài)有關(guān)JKCPQQG3G4G5G6G1G2G7G8④J=1,K=1：G3OUT=G6OUT=0時(shí)，G7OUT=JCPQ;G8OUT=KCPQ當(dāng)CP=時(shí)，G7OUT由Q向1變化，G8OUT由Q向1變化;G3OUT=G6OUT=0下降沿初到時(shí)，G4OUT、G5OUT的輸入端仍為G7OUT、G8OUT的原狀態(tài)，即若Q=0,原G7OUT=0,G4OUT=0→Q*=1;Q*=0——翻轉(zhuǎn)若Q=1,原G8OUT=0,G5OUT=0→Q*=1;Q*=0——翻轉(zhuǎn)延遲過(guò)后，G7OUT=G8OUT=1,但此時(shí)Q和Q

已完成翻轉(zhuǎn)，輸出被保持——利用傳輸延遲使輸出翻轉(zhuǎn)并保持下來(lái)利用傳輸延遲的邊沿JK觸發(fā)器CPJKQQ*0XXXQ00000101110001110011010011110110利用傳輸延遲邊沿JK觸發(fā)器特性表JK觸發(fā)器JK觸發(fā)器的特性方程和狀態(tài)轉(zhuǎn)換圖(1)特性方程(2)狀態(tài)轉(zhuǎn)換圖JK觸發(fā)器的VerilogHDL語(yǔ)言描述Q*=JQ+KQT觸發(fā)器本節(jié)提綱(1)特性表T觸發(fā)器特性表TQQ*000011101110(2)狀態(tài)方程(3)狀態(tài)轉(zhuǎn)換圖(4)邏輯符號(hào)Q*=TQ+TQ不同類型觸發(fā)器間的轉(zhuǎn)換RS觸發(fā)器轉(zhuǎn)換成JK、D、T觸發(fā)器(1)RS觸發(fā)器構(gòu)成JK觸發(fā)器本節(jié)提綱比較 RS觸發(fā)器的特性方程：Q*=S+RQ與 JK觸發(fā)器的特性方程：Q*=JQ+KQ得S=JQ,R=K，為滿足RS觸發(fā)器的約束條件SR=0，取S=JQ,R=KQ，代入RS觸發(fā)器特性方程，可得Q*=S+RQ=JQ+KQ·Q=JQ+K+Q·Q=JQ+KQ1S>QQCPJ1RKC1SR不同類型觸發(fā)器間的轉(zhuǎn)換RS觸發(fā)器轉(zhuǎn)換成JK、D、T觸發(fā)器(2)RS觸發(fā)器構(gòu)成D觸發(fā)器比較 RS觸發(fā)器的特性方程：Q*=S+RQ與 D觸發(fā)器的特性方程：Q*=D=D+DQ

得S=D,R=D(已滿足SR=0)，代入RS觸發(fā)器特性方程：Q*=S+RQ=D+DQ=D1S>QQCPD1RC1不同類型觸發(fā)器間的轉(zhuǎn)換RS觸發(fā)器轉(zhuǎn)換成JK、D、T觸發(fā)器(3)RS觸發(fā)器構(gòu)成T觸發(fā)器比較 RS觸發(fā)器的特性方程：Q*=S+RQ與 T觸發(fā)器的特性方程：Q*=TQ+TQ，并滿足約束條件S=TQ,R=TQ，代入RS觸發(fā)器特性方程：Q*=S+RQ=TQ+TQ·Q=TQ+(T+Q)Q=TQ+TQ1S>QQCPT1RC1不同類型觸發(fā)器間的轉(zhuǎn)換JK觸發(fā)器轉(zhuǎn)換成RS、D、T觸發(fā)器(1)JK觸發(fā)器構(gòu)成RS觸發(fā)器比較 JK觸發(fā)器的特性方程：Q*=JQ+KQ與 RS觸發(fā)器的特性方程：Q*=S+RQ=SQ+SQ+RQ=SQ+(S+R)QQ*=JQ+KQ=SQ+SR·Q=SQ+(S+R)Q=S+RQJ=S,K=S+R=SR，代入JK觸發(fā)器特性方程，可得：1J>QQCP1KRC1S不同類型觸發(fā)器間的轉(zhuǎn)換JK觸發(fā)器轉(zhuǎn)換成RS、D、T觸發(fā)器(2)JK觸發(fā)器構(gòu)成D觸發(fā)器比較 JK觸發(fā)器的特性方程：Q*=JQ+KQ與 D觸發(fā)器的特性方程：Q*=D=DQ+DQQ*=JQ+KQ=DQ+DQ=D1J>QQCP1KC1DJ=D,K=D，代入JK觸發(fā)器特性方程：不同類型觸發(fā)器間的轉(zhuǎn)換JK觸發(fā)器轉(zhuǎn)換成RS、D、T觸發(fā)器(3)JK觸發(fā)器構(gòu)成T觸發(fā)器J=T,K=T，代入JK觸發(fā)器特性方程：比較 JK觸發(fā)器的特性方程：Q*=JQ+KQ與 T觸發(fā)器的特性方程：Q*=TQ+TQQ*=JQ+KQ=TQ+TQ1J>QQCP1KC1T集成觸發(fā)器及其參數(shù)TTL集成觸發(fā)器(1)TTL觸發(fā)器的開(kāi)關(guān)參數(shù)本節(jié)提綱①最高時(shí)鐘頻率max：計(jì)數(shù)狀態(tài)下能正常工作的最高頻率②對(duì)時(shí)鐘信號(hào)的延遲時(shí)間tCPLH和tCPHL：從收到時(shí)鐘的觸發(fā)沿，到觸發(fā)器的狀態(tài)發(fā)生相應(yīng)變化的時(shí)間③對(duì)異步置位或異步復(fù)位的延遲時(shí)間tSLH、tSHL和tRLH、tRHL：從異步置位的觸發(fā)沿，到相應(yīng)的輸出端發(fā)生變化的時(shí)間；從異步復(fù)位的觸發(fā)沿，到相應(yīng)的輸出端發(fā)生變化的時(shí)間主從JK觸發(fā)器74LS72TTL集成觸發(fā)器(2)集成JK觸發(fā)器——74LS72(主從)、74LS112(邊沿)3個(gè)J是與邏輯關(guān)系；3個(gè)K也是與邏輯關(guān)系輸出端在CP下降沿動(dòng)作整個(gè)脈沖有效期間，J、K應(yīng)穩(wěn)定74LS72邏輯符號(hào)>QQCP1KRC1K3K2K11JJ3J2J1SRS74LS72引腳圖74LS721142345671312111098NCGNDRJ1J2J3QVCCQSCPK3K2K174LS72的特性表主從JK觸發(fā)器74LS72的特性表輸入輸出SRCPJKQ*Q*00XXX禁止01XXX1010XXX011100QQ1101011110101111QQ邊沿JK觸發(fā)器74LS112內(nèi)含2個(gè)相同的獨(dú)立JK觸發(fā)器輸出端在CP下降沿動(dòng)作74LS112引腳圖74LS112邏輯符號(hào)1J1KQ>C1JKCPQSR74LS1121162345671514131211101CP2Q1K1J1S1Q1QVCC2S1R2R2CP2K2J8GND92Q74LS112的特性表邊沿JK觸發(fā)器74LS112的特性表輸入輸出SRCPJKQ*Q*00XXX禁止01XXX1010XXX011100QQ1101011110101111QQ74LS114/74114——下降沿觸發(fā)雙JK觸發(fā)器74LS76/7476、74LS109/74109——上升沿觸發(fā)雙JK觸發(fā)器邊沿D觸發(fā)器74LS74TTL集成觸發(fā)器(3)集成D觸發(fā)器——74LS74(邊沿)74LS74：內(nèi)含2個(gè)獨(dú)立的D觸發(fā)器，上升沿觸發(fā)74LS74邏輯符號(hào)74LS74引腳圖>C11DQDCPQSR74LS7411423456713121110981RGND1D1CP1S1Q1QVCC2Q2R2D2CP2S2Q74LS74的特性表邊沿D觸發(fā)器74LS74的特性表輸入輸出SRCPDQ*Q*00XX禁止01XX1010XX011100111110常用集成D觸發(fā)器：74LS174/74174(6D)、74LS175/74175(4D)、74LS273/74273(8D)、74LS374/74374(8D、3態(tài))、74LS373/74373(8D、3態(tài))同步D觸發(fā)器CD4042CMOS集成觸發(fā)器(1)D觸發(fā)器——CD4042(同步)、CD4013(主從)由2個(gè)傳輸門TG1、TG2和3個(gè)或非門G1、G2、G3組成CD4042——內(nèi)含4個(gè)由同一時(shí)鐘觸發(fā)的D觸發(fā)器CLK=0：TG1導(dǎo)通，TG2截止，輸入D進(jìn)入觸發(fā)器，經(jīng)G1、G3，使Q*=D,Q*=DCLK=1：TG1截止，TG2導(dǎo)通，輸入D無(wú)法進(jìn)入觸發(fā)器，G1、G2組成的正反饋回路，使觸發(fā)器保持Q*=D,Q*=DCD4042的引腳圖及特性表CD4042的特性表輸入輸出POLCPDQ*Q*00DDD01XQQ10XQQ11DDDCD4042引腳圖POL：時(shí)鐘控制選擇時(shí)鐘觸發(fā)極性CD40421162345671514131211104Q2D1Q1Q1DCLKPOLVDD2Q4Q4D3D3Q3Q8GND92Q主從D觸發(fā)器CD4013CD4013——內(nèi)含2個(gè)同樣的D觸發(fā)器CLK=0：TG1導(dǎo)通，TG2截止，輸入D進(jìn)入主觸發(fā)器，Q主=D從觸發(fā)器不接收主觸發(fā)器信號(hào)，由導(dǎo)通的TG4保持原狀態(tài)DTG1CLKCLKG2G1TG2CLKCLKQQSRTG3CLKCLKG4G3TG4CLKCLKCLK=1：TG1截止，主觸發(fā)器不接收信號(hào)；由導(dǎo)通的TG2維持其在CLK上升沿到達(dá)前收到的D信號(hào)；TG3導(dǎo)通，TG4截止，從觸發(fā)器接收主觸發(fā)器信號(hào)，使Q*=D,Q*=DCD4013的引腳圖及特性表CD4013引腳圖CD4013的特性表輸入輸出SRCLKDQ*Q*11XX禁止10XX1001XX010000100110CD4013圖形符號(hào)1DQ>C1DCLKQSRCD401311423456713121110981QGND1Q1CLK1R1S1DVDD2S2Q2Q2CLK2R2D集成觸發(fā)器及其參數(shù)CMOS集成觸發(fā)器(2)JK觸發(fā)器——CD4027(主從)目前生產(chǎn)的CMOSJK觸發(fā)器主要是在主從D觸發(fā)器的D端加引導(dǎo)門構(gòu)成主從JK觸發(fā)器的電路結(jié)構(gòu)>C1CLK1DQDQSRG1G3G2G4KJD=JQ+KQ，代入D觸發(fā)器特性方程：Q*=D=JQ+KQCD4027的引腳圖及特性表CD4027引腳圖CD4027的特性表輸入輸出SRCLKJKQ*Q*11XXX禁止10XXX1001XXX010000QQ00

01010010100011QQ主從結(jié)構(gòu)雙JK觸發(fā)器CD4027，上升沿動(dòng)作CD4095、CD4096——主從結(jié)構(gòu)單JK觸發(fā)器CD40271162345671514131211101Q1S1Q1CLK1R1K1JVDD2J2Q2Q2CLK2R2K8GND92S集成觸發(fā)器及其參數(shù)集成觸發(fā)器應(yīng)用舉例(1)D觸發(fā)器構(gòu)成的分頻電路——CD4013構(gòu)成分頻電路Q1Q1RSCD4013D1<Q2Q2RSCD4013D2<CLK2CLK1CLKR、S端均接地，表明該電路中無(wú)異步置位、復(fù)位信號(hào)Q端均接到D端，表明若有有效時(shí)鐘信號(hào)時(shí)，觸發(fā)器翻轉(zhuǎn)CD4013是上升沿狀態(tài)變化，每出現(xiàn)一個(gè)時(shí)鐘脈沖的上升沿，觸發(fā)器翻轉(zhuǎn)一次，即時(shí)鐘脈沖CLK進(jìn)行二分頻得到Q1由于Q1接在第二級(jí)D觸發(fā)器的CLK2端，同理，第二級(jí)觸發(fā)器將Q1二分頻，得到Q2CD4013構(gòu)成分頻電路(4分頻)CLKt0Q1t0Q1t0Q2t0D觸發(fā)器構(gòu)成記憶電路(1)集成觸發(fā)器應(yīng)用舉例(2)D觸發(fā)器構(gòu)成的記憶電路——CD4013構(gòu)成紅外遙控接收電路按動(dòng)一下紅外發(fā)射器按鈕，紅外接收電路就在輸出端uo輸出一個(gè)負(fù)脈沖，該負(fù)脈沖被D觸發(fā)器記憶，使Q端輸出為1，從而使三極管T飽和，繼電器吸合，可以用該觸點(diǎn)控制一些實(shí)際電路(包括強(qiáng)電電路)CD4013構(gòu)成的紅外線接收電路QQRSCD4013D1<uoCLKTR2+5VR1紅外接收電路C1J+5V觸點(diǎn)D觸發(fā)器構(gòu)成記憶電路(2)若沒(méi)有再次按動(dòng)按鈕，則繼電器會(huì)長(zhǎng)時(shí)間吸合。如果再次按動(dòng)一下按鈕，輸出端uo再次輸出一個(gè)負(fù)脈沖，使D觸發(fā)器翻轉(zhuǎn)，即Q=0，三極管截止，繼電器線圈釋放CD4013構(gòu)成的紅外線接收電路QQRSCD4013D1<uoCLKTR2+5VR1紅外接收電路C1J+5V觸點(diǎn)D觸發(fā)器構(gòu)成記憶電路(3)由R1、C1構(gòu)成的是上電復(fù)位電路：電源接通的瞬間，由于電容兩端的電壓為0，D觸發(fā)器被復(fù)位；隨著電容的充電，R降為低電平，電路正常工作CD4013構(gòu)成的紅外線接收電路QQRSCD4013D1<uoCLKTR2+5VR1紅外接收電路C1J+5V觸點(diǎn)本節(jié)內(nèi)容6.3基于觸發(fā)器時(shí)序邏輯電路的分析6.3.1基于觸發(fā)器時(shí)序邏輯電路的分析步驟6.3.2基于觸發(fā)器時(shí)序邏輯電路的分析舉例本章提綱基于觸發(fā)器時(shí)序邏輯電路的分析步驟分析步驟：分析電路組成，寫出向量方程式——驅(qū)動(dòng)、輸出方程(輸出與觸發(fā)器的現(xiàn)態(tài)有關(guān)；異步電路要寫出時(shí)鐘方程)求狀態(tài)方程列狀態(tài)轉(zhuǎn)換真值表，畫狀態(tài)轉(zhuǎn)換圖分析邏輯功能本節(jié)提綱基于觸發(fā)器時(shí)序邏輯電路的分析舉例例6.2：分析圖中同步時(shí)序邏輯電路的邏輯功能——FF0、FF1、FF2是3個(gè)JK觸發(fā)器，時(shí)鐘脈沖下降沿觸發(fā)本節(jié)提綱(1)寫出驅(qū)動(dòng)方程和輸出方程JQQCLK1K>C1Q0FF0JQQK>C1FF1JQQK>C1FF2Q1Q2FJ0=K0=1J1=Q0+Q2=Q0Q2;K1=Q0

J2=Q0Q1;K2=Q0;F=Q0Q2

例6.2同步時(shí)序邏輯電路分析(2)(2)求狀態(tài)方程——將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程Q*=JQ+KQ中由J0=K0=1，得Q0*=Q0由J1=Q0Q2;K1=Q0，得Q1*=Q0Q2Q1+Q0Q1由J2=Q0Q1;K2=Q0，得Q2*=Q0Q1Q2+Q0Q2;F=Q0Q2(3)列狀態(tài)轉(zhuǎn)換真值表，畫狀態(tài)轉(zhuǎn)換圖及時(shí)序波形圖(設(shè)初態(tài)Q2Q1Q0＝000)狀態(tài)轉(zhuǎn)換真值表Q2Q1Q0Q2*Q1*Q0*FQ2Q1Q0Q2*Q1*Q0*F00000101001100101001110000001001011101111010001110000101例6.2的狀態(tài)轉(zhuǎn)換圖及時(shí)序波形圖注：輸入寫在斜線上方；輸出寫在斜線下方110111000101100011001010Q2Q1Q0/0/1/0/0/1/0/0/0Q2Q1Q0CLKF例6.2同步時(shí)序邏輯電路分析(3)(4)分析邏輯功能——同步六進(jìn)制計(jì)數(shù)器自啟動(dòng)：無(wú)論初態(tài)為何，經(jīng)若干CLK脈沖后，均能進(jìn)入有效循環(huán)由狀態(tài)轉(zhuǎn)換表可知：Q2Q1Q0=110、111為無(wú)效狀態(tài)，其次態(tài)分別為111、000——自啟動(dòng)邏輯功能：同步六進(jìn)制計(jì)數(shù)器(六分頻器)；F為進(jìn)位信號(hào)——可自啟動(dòng)基于觸發(fā)器時(shí)序邏輯電路的分析舉例例6.3：分析圖中異步時(shí)序邏輯電路的邏輯功能JQQCLK1K>C1Q0FF0JQQK>C1FF1JQQK>C1FF2Q1Q2111(1)寫出驅(qū)動(dòng)方程和時(shí)鐘方程J0=Q2,K0=1,J1=K1=1,J2=Q1Q0,K2=1,CLK0=CLK2=CLK,CLK1=Q0

例6.3異步時(shí)序邏輯電路分析(2)(3)列狀態(tài)轉(zhuǎn)換真值表，畫狀態(tài)轉(zhuǎn)換圖及時(shí)序波形圖(設(shè)初態(tài)Q2Q1Q0＝000)(2)求狀態(tài)方程——將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程Q*=JQ+KQ中由J0=Q2,K0=1,得Q0*=Q2Q0,CLK0=CLK下降沿時(shí)有效由J1=K1=1,得Q1*=Q1, CLK1=Q0下降沿時(shí)有效由J2=Q1Q0,K2=1,得Q2*=Q2Q1Q0,CLK2=CLK下降沿有效狀態(tài)轉(zhuǎn)換真值表CLK順序Q2Q1Q0Q2*Q1*Q0*CLK0CLK1CLK212345000001010011100001010011100000無(wú)效狀態(tài)101110111010010000例6.3的狀態(tài)轉(zhuǎn)換圖有效狀態(tài)5種；無(wú)效狀態(tài)3種(101、110和111)101、110和111的次態(tài)分別為：Q2*Q1*Q0*=010Q2*Q1*Q0*=010Q2*Q1*Q0*=000111000001100011101010110Q2Q1Q0(4)分析邏輯功能異步五進(jìn)制加法計(jì)數(shù)器——可自啟動(dòng)例6.3的時(shí)序波形圖Q2Q1Q0CLK本節(jié)內(nèi)容6.4基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)6.4.1基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)步驟6.4.2基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)舉例本章提綱基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)步驟畫出原始狀態(tài)轉(zhuǎn)換圖——確定輸入、輸出及電路的狀態(tài)數(shù)并對(duì)狀態(tài)順序編號(hào)狀態(tài)化簡(jiǎn)

等價(jià)狀態(tài)——相同的輸入條件下，次態(tài)及輸出相同選擇觸發(fā)器，并進(jìn)行狀態(tài)分配(狀態(tài)編碼)

觸發(fā)器的個(gè)數(shù)n與時(shí)序電路狀態(tài)數(shù)M的關(guān)系：2n-1M2n

求狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程；異步時(shí)序電路還要寫時(shí)鐘方程畫邏輯電路圖檢查電路能否自啟動(dòng)——若不能自啟動(dòng)，需修改設(shè)計(jì)本節(jié)提綱基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)舉例例6.4：用JK觸發(fā)器設(shè)計(jì)一個(gè)可控同步計(jì)數(shù)器。X=0為三進(jìn)制加法計(jì)數(shù)器；X=1為四進(jìn)制減法計(jì)數(shù)器。本節(jié)提綱(1)畫出原始狀態(tài)轉(zhuǎn)換圖及編碼狀態(tài)轉(zhuǎn)換圖用Q1Q0=0011表示S0S3例6.4的次態(tài)卡諾圖及方程(2)求狀態(tài)方程、驅(qū)動(dòng)方程、輸出方程例6.4同步八進(jìn)制加法計(jì)數(shù)器(4)畫邏輯電路圖(3)檢查電路能否自啟動(dòng)——X=0時(shí)，11是無(wú)效狀態(tài)，其次態(tài)為10，故能自啟動(dòng)基于觸發(fā)器時(shí)序邏輯電路的設(shè)計(jì)舉例例6.5：用D觸發(fā)器設(shè)計(jì)一個(gè)串行數(shù)據(jù)11111序列檢測(cè)器，當(dāng)連續(xù)輸入5個(gè)及以上1時(shí)，檢測(cè)器輸出1；否則輸出0(1)畫出原始狀態(tài)轉(zhuǎn)換圖(X為數(shù)據(jù)輸入端，F(xiàn)為數(shù)據(jù)輸出端)檢測(cè)器狀態(tài)表X現(xiàn)態(tài)S01S0

S1

S2

S3

S4

S5

S0/0S1/0S0/0S2/0S0/0S3/0S0/0S4/0S0/0S5/0S0/1S5/1輸入序列與輸出狀態(tài)的關(guān)系輸入序列X01111110輸出結(jié)果F00000110電路狀態(tài)(現(xiàn)態(tài))

SS0S1S2S3S4S5S5S00/11/0例6.5“11111”序列檢測(cè)器共有6個(gè)狀態(tài)用000、001、011、010、100、101分別代表S0S5

(2)狀態(tài)編碼(3)求驅(qū)動(dòng)方程和輸出方程畫出次態(tài)卡諾圖和輸出卡諾圖，寫出各方程Q1Q0XQ2000111100000000101XX1101XX100000

F次態(tài)卡諾圖Q1Q0XQ2000111100000000100XX1111XX100001

Q2次態(tài)卡諾圖例6.5次態(tài)卡諾圖Q1Q0XQ20001111000000/0000/0000/0000/001000/0000/1XX11101/0101/1XX10001/0011/0010/0100/0