第六章時(shí)序邏輯電路

第六章時(shí)序邏輯電路的分析與設(shè)計(jì)6.1時(shí)序邏輯電路的基本概念6.2同步時(shí)序邏輯電路的分析6.3同步時(shí)序邏輯電路的設(shè)計(jì)6.4異步時(shí)序邏輯電路的分析6.5若干典型的時(shí)序邏輯集成電路本章教學(xué)目標(biāo)數(shù)字電路shuzidianlu1、熟練掌握時(shí)序邏輯電路的描述方式及其相互轉(zhuǎn)換。2、熟練掌握時(shí)序邏輯電路的分析方法3、熟練掌握時(shí)序邏輯電路的設(shè)計(jì)方法4、熟練掌握典型時(shí)序邏輯電路計(jì)數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用。6.1時(shí)序邏輯電路的基本概念6.1.1時(shí)序邏輯電路的模型與分類6.1.2時(shí)序電路邏輯功能的表達(dá)6.1時(shí)序邏輯電路的基本概念時(shí)序電路是狀態(tài)依賴的，故又稱為狀態(tài)機(jī)。本章將只限于討論有限數(shù)量的存儲(chǔ)單元構(gòu)成的狀態(tài)機(jī)，即有限狀態(tài)機(jī)（FSM)。時(shí)序邏輯電路具有以下主要特征：①時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路組成。②時(shí)序邏輯電路的狀態(tài)與時(shí)間因素相關(guān)，即時(shí)序電路在任一時(shí)刻的狀態(tài)變量不僅是當(dāng)前輸入信號(hào)的函數(shù)，而且還是電路以前狀態(tài)的函數(shù)，時(shí)序電路的輸出信號(hào)由輸入信號(hào)和電路的狀態(tài)共同決定。6.1時(shí)序邏輯電路的基本概念6.1.1時(shí)序邏輯電路的模型與分類1.時(shí)序電路的模型*電路由組合電路和存儲(chǔ)電路組成。*電路存在反饋。結(jié)構(gòu)特征:輸入信號(hào)輸出信號(hào)激勵(lì)信號(hào)狀態(tài)信號(hào)輸出方程: O＝f1(I，S)激勵(lì)方程:E＝f2(I，S)狀態(tài)方程:Sn+1＝f3(E，Sn)表達(dá)輸出信號(hào)與輸入信號(hào)、狀態(tài)變量的關(guān)系式表達(dá)了激勵(lì)信號(hào)與輸入信號(hào)、狀態(tài)變量的關(guān)系式表達(dá)存儲(chǔ)電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式6.1.1時(shí)序邏輯電路的模型與分類2、時(shí)序電路的分類時(shí)序電路同步：存儲(chǔ)電路里所有觸發(fā)器有一個(gè)統(tǒng)一的時(shí)鐘源，它們的狀態(tài)在同一時(shí)刻更新。

異步：沒有統(tǒng)一的時(shí)鐘脈沖或沒有時(shí)鐘脈沖，電路的狀態(tài)更新不是同時(shí)發(fā)生的。

6.1.1時(shí)序邏輯電路的模型與分類異步時(shí)序電路脈沖異步時(shí)序電路：對脈沖邊沿敏感，由觸發(fā)器構(gòu)成

電平異步時(shí)序電路：對電平敏感，由鎖存器構(gòu)成6.1.1時(shí)序邏輯電路的模型與分類異步時(shí)序電路的狀態(tài)變化取決于輸入信號(hào)序列；各存儲(chǔ)狀態(tài)的轉(zhuǎn)換因存在時(shí)間差異而可能造成輸出狀態(tài)的短時(shí)不穩(wěn)定；這種不穩(wěn)定狀態(tài)有時(shí)是難以預(yù)知的，給電路設(shè)計(jì)和測試帶來困難。同步時(shí)序邏輯電路：存儲(chǔ)電路內(nèi)所有觸發(fā)器的時(shí)鐘輸入端都接于同一時(shí)鐘脈沖源，觸發(fā)器狀態(tài)更新同時(shí)發(fā)生。同步時(shí)序邏輯電路的模型目前比較復(fù)雜的時(shí)序電路廣泛采用同步時(shí)序電路6.1.2時(shí)序電路邏輯功能的表達(dá)回顧：組合電路的邏輯表達(dá)邏輯表達(dá)式（一組輸出方程）、真值表、波形圖時(shí)序電路的邏輯表達(dá)方程組、狀態(tài)表、狀態(tài)圖和時(shí)序圖輸出方程組、激勵(lì)方程組、狀態(tài)方程組方程組、狀態(tài)表、狀態(tài)圖之間可以相互轉(zhuǎn)化時(shí)序圖輸出方程激勵(lì)方程組

狀態(tài)方程組1.邏輯方程組6.1.2時(shí)序電路邏輯功能的表達(dá)6.1.2時(shí)序電路邏輯功能的表達(dá)狀態(tài)轉(zhuǎn)換真值表100010001100000000YA010100011100010111011101001110輸出方程狀態(tài)方程組根據(jù)方程組列出狀態(tài)轉(zhuǎn)換真值表2.狀態(tài)表6.1.2時(shí)序電路邏輯功能的表達(dá)將狀態(tài)轉(zhuǎn)換真值表轉(zhuǎn)換為狀態(tài)表01/000/11111/000/11010/000/00001/000/101狀態(tài)表A=1A=0狀態(tài)轉(zhuǎn)換真值表010100011100010111011101001110100010001100000000YA6.1.2時(shí)序電路邏輯功能的表達(dá)狀態(tài)表01/000/11111/000/11010/000/00001/000/101A=1A=00/01/00/11/00/11/00/11/03.根據(jù)狀態(tài)表畫出狀態(tài)圖6.1.2時(shí)序電路邏輯功能的表達(dá)4.時(shí)序圖狀態(tài)表01/000/11111/000/11010/000/00001/000/101A=1A=0根據(jù)狀態(tài)表畫出波形圖6.1.2時(shí)序電路邏輯功能的表達(dá)6.2.1分析同步時(shí)序邏輯電路的一般步驟6.2.2同步時(shí)序邏輯電路分析舉例6.2同步時(shí)序邏輯電路的分析時(shí)序邏輯電路分析的任務(wù)：分析時(shí)序邏輯電路在輸入信號(hào)的作用下，其狀態(tài)和輸出信號(hào)變化的規(guī)律，進(jìn)而確定電路的邏輯功能。時(shí)序電路的邏輯能是由其狀態(tài)和輸出信號(hào)的變化的規(guī)律呈現(xiàn)出來的。所以,分析過程主要是列出電路狀態(tài)表或畫出狀態(tài)圖、工作波形圖。分析過程的主要表現(xiàn)形式:6.2同步時(shí)序邏輯電路的分析3.確定電路的邏輯功能。必要的話，可用文字詳細(xì)描述。1.根據(jù)給定的同步時(shí)序電路圖寫出下列邏輯方程組（1）對應(yīng)每個(gè)輸出變量導(dǎo)出輸出方程，組成輸出方程組；（2）列出各觸發(fā)器的激勵(lì)（驅(qū)動(dòng)）方程，即激勵(lì)方程組；（3）將激勵(lì)方程代入相應(yīng)觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)方程，組成狀態(tài)方程組。2.根據(jù)狀態(tài)方程組和輸出方程組，列出該時(shí)序電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。6.2.1分析同步時(shí)序邏輯電路的一般步驟例6.2.1：試分析如圖所示時(shí)序電路的邏輯功能。6.2.2同步時(shí)序邏輯電路分析舉例電路是由兩個(gè)T觸發(fā)器組成的同步時(shí)序電路解：(1)了解電路組成6.2.2同步時(shí)序邏輯電路分析舉例(2)根據(jù)電路列出三個(gè)方程組激勵(lì)方程組:T0=AT1=AQ0

輸出方程組:Y=AQ1Q0

將激勵(lì)方程組代入T觸發(fā)器的特性方程得狀態(tài)方程組6.2.2同步時(shí)序邏輯電路分析舉例(3)根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表Y=AQ1Q000/111/01111/010/01010/001/00101/000/000A=1A=06.2.2同步時(shí)序邏輯電路分析舉例(4)畫出狀態(tài)圖00/111/01111/010/01010/001/00101/000/000A=1A=06.2.2同步時(shí)序邏輯電路分析舉例00/111/01111/010/01010/001/00101/000/000A=1A=0(5)畫出時(shí)序圖6.2.2同步時(shí)序邏輯電路分析舉例(6)邏輯功能分析當(dāng)A=0時(shí)，電路狀態(tài)保持不變；當(dāng)A=1時(shí)，在CP上升沿到來后電路狀態(tài)值加1，一旦計(jì)數(shù)到11狀態(tài)，Y輸出1，且電路狀態(tài)將在下一個(gè)CP上升沿回到00。電路是一個(gè)由信號(hào)A控制的可控二進(jìn)制計(jì)數(shù)器。輸出信號(hào)Y的下降沿可用于觸發(fā)進(jìn)位操作。6.2.2同步時(shí)序邏輯電路分析舉例6.2.2同步時(shí)序邏輯電路分析舉例Y=AQ1Q0低電平干擾兩次進(jìn)位觸發(fā)脈沖例6.2.2分析圖6.2.4所示同步時(shí)序邏輯電路解：分析過程如下（1）寫出各邏輯方程式①輸出方程組Z=Q1nQ0nJ0=K0=1J1=K1=A⊕Q0n②激勵(lì)方程組將驅(qū)動(dòng)方程代入相應(yīng)JK觸發(fā)器的特性方程，求得各觸發(fā)器的次態(tài)方程為：Q0n+1=J0Q0n+K0Q0n=Q0nQ1n+1=J1Q1n+K1Q1n=(A⊕Q0n)Q1n+A⊕Q0n

Q1n=A⊕Q0n

⊕Q1n③狀態(tài)方程組J0=K0=1J1=K1=A⊕Q0nA=0A=10001/011/00110/000/01011/001/01100/110/1由輸出方程和狀態(tài)方程得狀態(tài)表如下(2)列出狀態(tài)表Q1n+1=A⊕Q0n⊕Q1nQ0n+1=Q0nZ=Q1nQ0n1/01/01/01/1(3)畫出狀態(tài)圖A=0A=1輸入A輸出Z0/00/0111001000/00/1（4）畫出時(shí)序圖ZQ0AQ1根據(jù)狀態(tài)表畫出（4）邏輯功能分析：初始狀態(tài)為Q1nQ0n=00為一個(gè)可控計(jì)數(shù)器A=0，加法計(jì)數(shù)器，Z下降沿可作進(jìn)位觸發(fā)信號(hào)A=1，減法計(jì)數(shù)器，Z上升沿可作借位觸發(fā)信號(hào)10/100/11101/011/01000/010/00111/001/000A=1A=0CP例6.2.3

分析圖6.2.7所示同步時(shí)序電路解：分析：電路沒輸入信號(hào)②驅(qū)動(dòng)方程D0=Q0nQ1n；D1=Q0n；D2=Q1n③各D觸發(fā)器的次態(tài)方程

Q0n+1=D0=Q0nQ1nQ1n+1=D1=Q0nQ2n+1=D2=Q1n

①輸出方程（1）寫出各邏輯方程Z0=Q0n;Z1=Q1n

Z2=Q2nC11D1D1DC1C1&FF2FF1FF0Z1Z0Z2CP圖6.2.7（2）列狀態(tài)表100110001010100110Q2n+1Q1n+1Q0n+1000001010011100101110111Q2nQ1nQ0n

Q0n+1=Q0nQ1nQ1n+1=Q0n；Q2n+1=Q1n得表根據(jù)狀態(tài)方程:00（3）畫狀態(tài)圖100110101000011010111001

1001輸出就是狀態(tài)，故表中不單列由狀態(tài)表可畫出狀態(tài)圖如下：（4）畫時(shí)序圖100110101000011010111001（5）邏輯功能分析為脈沖分配器或節(jié)拍脈沖產(chǎn)生器。若此電路由于某種原因進(jìn)入無效狀態(tài)時(shí)，在CP脈沖作用后，電路自動(dòng)回到有效序列，這種能力稱為電路具有自啟動(dòng)能力CPQ0Q1Q2TCP根據(jù)狀態(tài)圖畫出時(shí)序圖電路在CP作用下，把寬度為1TCP的脈沖依次分配給各Q端，米利型和穆爾型時(shí)序電路電路的輸出是輸入變量及觸發(fā)器輸出的函數(shù)，這類時(shí)序電路亦稱為米利型電路米利型電路總結(jié)：電路輸出僅僅取決于各觸發(fā)器的狀態(tài)，而不受電路當(dāng)時(shí)的輸入信號(hào)影響或沒有輸入變量，這類電路稱為穆爾型電路穆爾型電路總結(jié)：如前所述，對于圖6.2.1所示的米利型電路，若輸入信號(hào)A存在較大噪聲，則可能錯(cuò)誤地觸發(fā)進(jìn)位操作，如圖6.2.3中②所示。如果刪除A和與門G2輸入之間的連線，將米利型電路轉(zhuǎn)化為穆爾型，則能使輸出信號(hào)Y僅取決于電路的狀態(tài)，其變化始終與時(shí)鐘同步。輸入信號(hào)A影響電路狀態(tài)的時(shí)間僅限于CP脈沖上升沿前后的瞬間，從而提高了電路的抗干擾性能。如前所述，對于圖6.2.1所示的米利型電路，若輸入信號(hào)A存在較大噪聲，則可能錯(cuò)誤地觸發(fā)進(jìn)位操作，如圖6.2.3中②所示。6.3同步時(shí)序邏輯電路的設(shè)計(jì)6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例同步時(shí)序邏輯電路的設(shè)計(jì)是分析的逆過程,其任務(wù)是根據(jù)實(shí)際邏輯問題的要求，設(shè)計(jì)出能實(shí)現(xiàn)給定邏輯功能的電路。6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟同步時(shí)序電路的設(shè)計(jì)過程（1）由給定的邏輯功能建立原始狀態(tài)圖和狀態(tài)表6.3.1設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟①明確電路的輸入條件和相應(yīng)的輸出要求，分別確定輸入變量和輸出變量的數(shù)目和符號(hào)。同步時(shí)序電路的時(shí)鐘脈沖CP一般是不作為輸入變量考慮的。②找出所有可能的狀態(tài)和狀態(tài)轉(zhuǎn)換之間的關(guān)系。不同的狀態(tài)可先以字符a,b,c

······表示?？梢约俣ㄒ粋€(gè)初始狀態(tài)，以該狀態(tài)作為現(xiàn)態(tài)，根據(jù)每一個(gè)可能的輸入組合作用下確定輸出及次態(tài)。以此類推，直到把每一個(gè)狀態(tài)的輸出和向下一個(gè)可能轉(zhuǎn)換的狀態(tài)全部找出后，則建立起原始狀態(tài)圖。③根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。（2）狀態(tài)化簡目的：求出最簡狀態(tài)圖方法：合并等價(jià)狀態(tài):去掉等價(jià)狀態(tài)中一態(tài)圈及由此圈出發(fā)的方向線，將指向該圈的方向線指向另一等價(jià)態(tài)。等價(jià)狀態(tài)：原始狀態(tài)圖中，有兩個(gè)或兩個(gè)以上的狀態(tài)，在任何相同輸入的條件下，不僅有相同的輸出，而且向同一個(gè)狀態(tài)轉(zhuǎn)換舉例S0S2S3S11/10/01/01/00/00/01/10/0S0S3S10/01/01/00/00/01/1（3）狀態(tài)編碼.并畫出編碼形式的狀態(tài)圖及狀態(tài)表（4）選擇觸發(fā)器的類型及個(gè)數(shù)（5）求電路的輸出方程組及觸發(fā)器的激勵(lì)方程組（6）畫邏輯電路圖，并檢查自啟動(dòng)能力對每一狀態(tài)指定一個(gè)二進(jìn)制代碼狀態(tài)編碼：一般采用自然二進(jìn)制碼畫出編碼形式的狀態(tài)圖及狀態(tài)表M是狀態(tài)個(gè)數(shù)n是觸發(fā)器個(gè)數(shù)，根據(jù)編碼后的狀態(tài)表和觸發(fā)器的驅(qū)動(dòng)表可求得電路的輸出方程和驅(qū)動(dòng)方程有些同步時(shí)序電路設(shè)計(jì)中會(huì)出現(xiàn)沒有用到的無效狀態(tài)，當(dāng)電路上電后有可能陷入這些無效狀態(tài)而不能退出設(shè)置了復(fù)位電路（見圖6.3.2）后不必考慮自啟動(dòng)問題因此，設(shè)計(jì)的最后一步應(yīng)檢查電路是否能進(jìn)入有效狀態(tài)，即是否具有自啟動(dòng)能力。例6.3.1用D觸發(fā)器設(shè)計(jì)一個(gè)8421BCD碼同步十進(jìn)制加計(jì)數(shù)器.（1）列出狀態(tài)表解：計(jì)數(shù)器實(shí)際上是對時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，每來一個(gè)時(shí)鐘脈沖，計(jì)數(shù)器狀態(tài)改變一次。8421BCD碼十進(jìn)制加計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖作用下，觸發(fā)器輸出編碼值加1，編碼順序與8421BCD碼一致，每十個(gè)時(shí)鐘脈沖完成一個(gè)計(jì)數(shù)周期。由于電路的狀態(tài)數(shù)、狀態(tài)轉(zhuǎn)換關(guān)系及狀態(tài)編碼等都是明確的，即分析電路功能，畫狀態(tài)圖，狀態(tài)化簡，狀態(tài)編碼，選擇觸發(fā)器等步驟無需考慮，因此設(shè)計(jì)過程較簡單。6.3.2同步時(shí)序邏輯電路設(shè)計(jì)舉例10進(jìn)制共有10個(gè)狀態(tài)，需4個(gè)D觸發(fā)器構(gòu)成，得狀態(tài)表如下：表6·3·18421碼十進(jìn)制同步計(jì)數(shù)器的狀態(tài)表和驅(qū)動(dòng)表計(jì)數(shù)脈沖CP的順序現(xiàn)態(tài)次態(tài)激勵(lì)信號(hào)0000000011000100102001000113001101004010001015010101106011001117011110008100010019100100001010xxxx1011xxxx1100xxxx1101xxxx1110xxxx1111xxxx000100100011010001010110011110000010000xxxxxxxxxxxxxxxxxxxxxxxxQ0xx01xxxx01000000Q1Q3Q2D3（2）求驅(qū)動(dòng)方程組并同時(shí)得到狀態(tài)方程組xx00xxxx10110100Q1Q3Q0D2Q2xx01xxxx10011001D0Q2Q0Q3Q1Q2D100xx00xxxx101101Q3Q0Q1（3）畫邏輯電路圖Q0CP&≥1&≥1&≥1Q1Q2Q3RRRR1D1D1DC1C1C1C11D（4）畫出完整的狀態(tài)圖，并檢查自啟動(dòng)能力Q3Q2Q1Q00000000100100011010101000110011110001001101110101101110011111110檢查自啟動(dòng)的方法：畫出包含無效狀態(tài)在內(nèi)的完整的狀態(tài)圖，看能否從無效狀態(tài)進(jìn)入有效狀態(tài)電路能夠自啟動(dòng)abcd0/0/0/0/00/0例6.3.2試設(shè)計(jì)一序列編碼檢測器，當(dāng)檢測到輸入信號(hào)出現(xiàn)110序列編碼（自左至右）時(shí)，電路輸出為1,否則輸出為0.（1）由給定的邏輯功能確定電路應(yīng)包含的狀態(tài)，并畫出原始狀態(tài)圖。解：電路應(yīng)有一個(gè)輸入信號(hào)A和一個(gè)輸出信號(hào)Y分析：電路應(yīng)有4個(gè)狀態(tài)輸入為0:輸入為1:連續(xù)輸入兩個(gè)1:

連續(xù)輸入110:abdc假設(shè)電路初始狀態(tài)為a0/1/01110輸入信號(hào)A輸出信號(hào)Y/10（2）狀態(tài)化簡分析知原始狀態(tài)圖中a與d狀態(tài)等價(jià)（3）狀態(tài)編碼令a=00;b=01;c=11編碼形式的狀態(tài)圖經(jīng)化簡后的狀態(tài)表c/0a/1cc/0a/0bb/0a/0aA=1A=0abcd0/0/0/0/00/00/1/01110/100001110/0/0/00/00/1/011/010/10abc0/0/0/00/00/1/011/010/10（4）選擇觸發(fā)器編碼后的狀態(tài)表11/000/11111/000/00101/000/000A=1A=0由需要兩個(gè)觸發(fā)器，可選JK觸發(fā)器，列出下表：Q1nQ0nAQ1n+1Q0n+1Y激勵(lì)信號(hào)J1K1J0K00000010100111101110000100001100011100×0×0×1×0××11××0×1×1×0×0狀態(tài)轉(zhuǎn)換真值表及激勵(lì)信號(hào)表左表表示滿足狀態(tài)表中觸發(fā)器的狀態(tài)變化要求的條件下，對觸發(fā)器輸入端信號(hào)的配合要求Q1nQ0nAQ1n+1Q0n+1Y激勵(lì)信號(hào)J1K1J0K00000010100111101110000100001100011100×0×0×1×0××11××0×1×1×0×0狀態(tài)轉(zhuǎn)換真值表及激勵(lì)信號(hào)表(5)確定各觸發(fā)器的驅(qū)動(dòng)方程及電路輸出方程。由表畫出Y和JK的卡諾圖:(6)畫出邏輯電路圖并檢查自啟動(dòng)能力最后檢查該電路的自啟動(dòng)能力當(dāng)為無效狀態(tài)10時(shí)A=0,A=1,在無效狀態(tài)10,當(dāng)A=0時(shí),從輸出看,此時(shí)Y=1,不合要求電路可自啟動(dòng)次態(tài)為00次態(tài)為11FF0FF1CPQ1AY1J1K1J1KC1C11&Q0&例6.3.2的邏輯圖一般情況下，如果發(fā)現(xiàn)設(shè)計(jì)的電路沒有自啟動(dòng)能力，則應(yīng)對設(shè)計(jì)進(jìn)行修改。

錯(cuò)誤消除:把Y卡諾圖的無關(guān)項(xiàng)不畫在包圍圈內(nèi)得輸出方程：其方法是：在驅(qū)動(dòng)信號(hào)之卡諾圖的包圍圈中，對無效狀態(tài)×的處理作適當(dāng)修改，即原來取1畫入包圍圈的，可試改為取0而不畫入包圍圈，或著相反。得到新的驅(qū)動(dòng)方程和邏輯圖，再檢查其自啟動(dòng)能力，直到能夠自啟動(dòng)為止。據(jù)此對邏輯圖進(jìn)行修改即可。例6.3.3給定的邏輯功能如圖6.3.10的原始狀態(tài)圖所示。試用D觸發(fā)器設(shè)計(jì)邏輯電路。解：(1)列出原始狀態(tài)表:由圖得原始狀態(tài)表d/0e/0df/1a/0cd/0c/0bb/0a/0aA=1A=0原始狀態(tài)表efga/0g/0a/0f/1f/1f/1(2)狀態(tài)化簡觀察表原始狀態(tài)表發(fā)現(xiàn)，狀態(tài)e、g是等價(jià)狀態(tài)，可以合并。第一步化簡的結(jié)果：將狀態(tài)g一行去除，并用狀態(tài)e替換原始狀態(tài)表中次態(tài)／輸出欄中的狀態(tài)g。d/0e/0df/1a/0cd/0c/0bb/0a/0aA=1A=0原始狀態(tài)表efga/0g/0a/0f/1f/1f/1d/0e/0df/1a/0cd/0c/0bb/0a/0aA=1A=0原始狀態(tài)表的第一次化簡efa/0e/0f/1f/1d/0e/0df/1a/0cd/0c/0bb/0a/0aA=1A=0原始狀態(tài)表的第一次化簡efa/0e/0f/1f/1d/0e/0dd/1a/0cd/0c/0bb/0a/0aA=1A=0最簡狀態(tài)表ea/0d/1再觀察表第一次化簡的表，又出現(xiàn)狀態(tài)d和f是等價(jià)的，狀態(tài)f亦可去除，代之以d。d/0e/0dd/1a/0cd/0c/0bb/0a/0aA=1A=0最簡狀態(tài)表ea/0d/1(3)狀態(tài)分配狀態(tài)方案1自然二進(jìn)制碼方案2格雷碼方案3“一對一”abcde0000010100111000000010110101100000100010001000100010000三種狀態(tài)分配方案表編碼(已分配狀態(tài)）后的狀態(tài)表011/0000/0010011/0010/0001001/0000/0000A=1A=0011100100/0000/0011/1011/1按狀態(tài)分配方案1得到的狀態(tài)表如下(4)確定激勵(lì)方程組和輸出方程組該電路用3個(gè)D觸發(fā)器實(shí)現(xiàn)，由D觸發(fā)器特性方程和狀態(tài)表得狀態(tài)轉(zhuǎn)換真值表00000010010001100000011010000111000001110000000100100011010001010110011110001001狀態(tài)轉(zhuǎn)換真值表由該表畫卡諾圖（省略見P272）得到激勵(lì)方程組和輸出方程組：激勵(lì)方程組：狀態(tài)方程組：（5）畫出邏輯圖并檢查自啟動(dòng)能力由兩個(gè)方程組可畫出邏輯圖結(jié)果證明，這3個(gè)狀態(tài)在一個(gè)時(shí)鐘周期后全部都能進(jìn)入有效狀態(tài)?？紤]進(jìn)去可畫出完全狀態(tài)圖.把3個(gè)無效狀態(tài)：101、110和111作為現(xiàn)態(tài)，與不同的輸入變量一起分別代人電路的狀態(tài)方程組而求其次態(tài)。6.4異步時(shí)序邏輯電路的分析一.異步時(shí)序邏輯電路的分析方法：分析步驟:3.確定電路的邏輯功能2.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和時(shí)序圖1.寫出下列各邏輯方程式：b)觸發(fā)器的激勵(lì)方程c)輸出方程d)狀態(tài)方程a)時(shí)鐘方程6.4異步時(shí)序邏輯電路的分析（1）分析狀態(tài)轉(zhuǎn)換時(shí)必須考慮各觸發(fā)器的時(shí)鐘信號(hào)作用情況有作用，則令cpn=1；否則cpn=0根據(jù)激勵(lì)信號(hào)確定那些cpn=1的觸發(fā)器的次態(tài)，cpn=0的觸發(fā)器則保持原有狀態(tài)不變。（2）每一次狀態(tài)轉(zhuǎn)換必須從輸入信號(hào)所能觸發(fā)的第一個(gè)觸發(fā)器開始逐級(jí)確定（3）每一次狀態(tài)轉(zhuǎn)換都有一定的時(shí)間延遲同步時(shí)序電路的所有觸發(fā)器是同時(shí)轉(zhuǎn)換狀態(tài)的，與之不同，異步時(shí)序電路各個(gè)觸發(fā)器之間的狀態(tài)轉(zhuǎn)換存在一定的延遲，也就是說，從現(xiàn)態(tài)Sn到次態(tài)Sn+1的轉(zhuǎn)換過程中有一段“不穩(wěn)定”的時(shí)間。在此期間，電路的狀態(tài)是不確定的。只有當(dāng)全部觸發(fā)器狀態(tài)轉(zhuǎn)換完畢，電路才進(jìn)入新的“穩(wěn)定”狀態(tài)，即次態(tài)Sn+1。注意:6.4異步時(shí)序邏輯電路的分析6.4異步時(shí)序邏輯電路的分析例1分析如圖所示異步電路1.寫出電路方程式①時(shí)鐘方程②輸出方程③激勵(lì)方程CP0=CLK④求電路狀態(tài)方程觸發(fā)器如有時(shí)鐘脈沖的上升沿作用時(shí)，其狀態(tài)變化；如無時(shí)鐘脈沖上升沿作用時(shí)，其狀態(tài)不變。CP1=Q0二.異步時(shí)序邏輯電路的分析舉例

CP0=CLKCP1=Q02.列狀態(tài)表、畫狀態(tài)圖、時(shí)序圖(0----無觸發(fā)沿,1----有觸發(fā)沿)

00CP0CP1Q0Q10110111111101010101001Z0001CP0=CLKCP1=Q0時(shí)序圖4.邏輯功能分析該電路是一個(gè)異步二進(jìn)制減計(jì)數(shù)器，Z信號(hào)的上升沿可觸發(fā)借位操作。也可把它看作為一個(gè)序列信號(hào)發(fā)生器。根據(jù)狀態(tài)圖和具體觸發(fā)器的傳輸延遲時(shí)間tpLH和tpHL，可以畫出時(shí)序圖狀態(tài)方程時(shí)鐘方程解(1)列出各邏輯方程組例2分析如圖所示異步時(shí)序邏輯電路.(2)列出狀態(tài)表110100010010110100100100000cp0cp1cp2110001111010001011100001101000001001001111110（CP=0表示無時(shí)鐘下降沿，CP=1表示有時(shí)鐘下降沿）電路是一個(gè)異步五進(jìn)制加計(jì)數(shù)電路。(4)邏輯功能分析(3)畫出狀態(tài)圖6.5若干典型的時(shí)序邏輯集成電路6.5.1寄存器和移位寄存器6.5.2計(jì)數(shù)器6.5若干典型的時(shí)序邏輯集成電路常用的時(shí)序邏輯功能器件主要有兩種：

寄存器：

計(jì)數(shù)器：數(shù)字系統(tǒng)中存儲(chǔ)二進(jìn)制數(shù)據(jù)，傳輸二進(jìn)制信息的邏輯部件，即代碼的寄存、移位、傳輸。數(shù)字系統(tǒng)中用于統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)（數(shù)數(shù)、計(jì)數(shù)）的最常用的邏輯部件，也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和其他時(shí)需信號(hào)。1、寄存器6.5.1寄存器和移位寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲(chǔ)二進(jìn)制數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。一個(gè)觸發(fā)器能存儲(chǔ)1位二進(jìn)制代碼，存儲(chǔ)n位二進(jìn)制代碼的寄存器需要用n個(gè)觸發(fā)器組成。寄存器實(shí)際上是若干觸發(fā)器的集合。8位CMOS寄存器74HC374脈沖邊沿敏感的寄存器6.5.1寄存器和移位寄存器6.5.1寄存器和移位寄存器輸入端、輸出端都插入了緩沖電路，以實(shí)現(xiàn)內(nèi)外隔離，提高電路兼容性、簡化設(shè)計(jì)。11111101116.5.1寄存器和移位寄存器8位CMOS寄存器74LV374高阻HH↑H高阻LL↑H存入數(shù)據(jù)，禁止輸出HH↑L對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)LL↑L存入和讀出數(shù)據(jù)Q0~Q7DNCP輸出內(nèi)部觸發(fā)器輸入工作模式6.5.1寄存器和移位寄存器2、移位寄存器移位寄存器是既能寄存二進(jìn)制代碼，又能在時(shí)鐘脈沖的作用下實(shí)現(xiàn)數(shù)據(jù)依次移位，實(shí)現(xiàn)數(shù)據(jù)的串行/并行或并行/串行轉(zhuǎn)換，實(shí)現(xiàn)數(shù)值運(yùn)算及其他數(shù)據(jù)處理功能。按移動(dòng)方式分單向移位寄存器雙向移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能右移位寄存器6.5.1寄存器和移位寄存器(1)基本移位寄存器串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端6.5.1寄存器和移位寄存器D2=Q1D1=Q0D3=Q2D0=DSIQ0n+1=DSIQ1n+1=Q0Q2n+1=Q1Q3n+1=Q2Qn+1=DD觸發(fā)器的特性方程驅(qū)動(dòng)方程：次態(tài)方程：設(shè)DSI=D0D1D2D3

=1011,即D3D2D1D0

=1101；>C11D>C11D>C11D>C11DCPDSIQ0Q1Q2Q3FF0FF1FF2FF3并行輸出DSO串行輸出串行輸入工作原理

10

11

01

10

11

00

10

00

00

004個(gè)CP后，輸入端的數(shù)據(jù)“1011”，串行送入寄存器，并行輸出；再經(jīng)過4個(gè)CP，串行輸出（數(shù)碼移出寄存器）。FF0FF1FF2FF3(并出）CR=01CP后12CP后13CP后04CP后100001011

00

001

00

010

00

101

01

011FF0FF1FF2FF3FF3

（并出）（串出）

5CP后06CP后07CP后08CP后0

10

114CP后1CPQ0Q1Q2Q31230×××××××××4×D3D2D1D0D3D2D1D3D2D3第一個(gè)CP脈沖之前由上分析可得狀態(tài)表如下：D3D2D1D0D3D3D3D3123456789D2D2D1D2D1D0D2D1D0D1D0D0

再經(jīng)過4個(gè)CP后，從DSI端串行輸入的數(shù)據(jù)從DSO端串行輸出。

串入串出

從圖中可看出：經(jīng)過4個(gè)CP作用后，從DSI端串行輸入的數(shù)據(jù)從Q0Q1Q2Q3并行輸出。串入并出工作波形：CPDSIQ0Q1Q2Q3由狀態(tài)表得時(shí)序圖：圖中D3D2D1D0=1101，初始態(tài)為Q3Q2Q1Q0＝0000初始態(tài)（DSO）②典型集成電路應(yīng)用中，可用一個(gè)輸入端作為使能端。異步清零輸入端（2）多功能雙向移位寄存器多功能移位寄存器工作模式簡圖工作原理高位移向低位----左移低位移向高位----右移6.5.1寄存器和移位寄存器實(shí)現(xiàn)多種功能雙向移位寄存器的一種方案(僅以FFm為例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不變低位移向高位CMOS4位雙向移位寄存器74HC/HCT194典型集成電路74HC/HCT194的功能表L××××L×LHH7H××××H×LHH6L×××××LHLH5并入并出H×××××HHLH4DI3DI2DI1DI0DI3DI2DI1DI0××HHH3保持×××××××LLH2LLLL×××××××××L1DI3DI2DI1DI0右移DSR左移DSLS0S1并行輸入時(shí)鐘CP串行輸入控制信號(hào)輸出輸入清零CR序號(hào)說明異步清0右移1右移0左移0左移1應(yīng)用可構(gòu)成循環(huán)移位寄存器，數(shù)據(jù)不會(huì)丟失，在移位過程中，將移位寄存器的最高位的輸出接至最低位的輸入端，或?qū)⒁莆患拇嫫鞯淖畹臀坏妮敵鼋又磷罡呶坏妮斎攵?，即將移位寄存器的首尾相連它也可作計(jì)數(shù)器用，稱做環(huán)形計(jì)數(shù)器2、計(jì)數(shù)器的分類按脈沖輸入方式，分為同步和異步計(jì)數(shù)器按進(jìn)位體制，分為二進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器概述1、計(jì)數(shù)器的邏輯功能計(jì)數(shù)器的基本功能是對輸入時(shí)鐘脈沖進(jìn)行計(jì)數(shù)。它也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)字運(yùn)算等等。6.5.2計(jì)數(shù)器6.5.2計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器加計(jì)數(shù)器減計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器非二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器…………6.5.2計(jì)數(shù)器(1)異步二進(jìn)制計(jì)數(shù)器---4位異步二進(jìn)制加法計(jì)數(shù)器①工作原理1、二進(jìn)制計(jì)數(shù)器6.5.2計(jì)數(shù)器6.5.2計(jì)數(shù)器狀態(tài)方程:每個(gè)CP↓到來，F(xiàn)F0翻轉(zhuǎn)一次，Q0由1→0時(shí)，F(xiàn)F1翻轉(zhuǎn)，其余類推。(CP由10時(shí)，此式有效)(Q0由10時(shí)，此式有效)(Q1由10時(shí)，此式有效)(Q2由10時(shí)，此式有效)結(jié)論:不僅可以計(jì)數(shù)也可作為分頻器。因觸發(fā)器不是同時(shí)翻轉(zhuǎn)，而是逐級(jí)脈動(dòng)翻轉(zhuǎn)實(shí)現(xiàn)計(jì)數(shù)進(jìn)位的，故亦稱為紋波計(jì)數(shù)器。如考慮每個(gè)觸發(fā)器都有1tpd的延時(shí)，電路會(huì)出現(xiàn)什么問題？異步計(jì)數(shù)脈沖的最小周期Tmin≥n

tpd。（n為位數(shù)）

②典型集成電路中規(guī)模集成電路74HC/HCT393集成了兩個(gè)如圖所示的4位異步二進(jìn)制計(jì)數(shù)器在5V、25℃工作條件下，每級(jí)觸發(fā)器的傳輸延遲時(shí)間的典型值為6ns。（2）同步二進(jìn)制加計(jì)數(shù)器

為了提高計(jì)數(shù)速度，我們將CP脈沖同時(shí)接到全部FF(Flip-flop：觸發(fā)器)，使FF的狀態(tài)變換與CP脈沖同步。這種方式的計(jì)數(shù)器稱為同步計(jì)數(shù)器。由于不存在異步計(jì)數(shù)器紋波進(jìn)位造成的延遲時(shí)間積累，所以能取得較高的計(jì)數(shù)速度，輸出編碼也不會(huì)發(fā)生混亂4位二進(jìn)制計(jì)數(shù)器狀態(tài)表000001611111150011114010111300011120110111001011001001900001801107001106010105000104011003001002010001000000Q0Q1Q2Q3進(jìn)位輸出電路狀態(tài)計(jì)數(shù)順序11110Q0在每個(gè)CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF0可采用T=1的T觸發(fā)器FF1可采用T=Q0的T觸發(fā)器Q3僅在Q0=Q1=Q2=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF2可采用T=Q0Q1T的觸發(fā)器Q2僅在Q0=Q1=1后的下一個(gè)CP到來時(shí)翻轉(zhuǎn)FF3可采用T=Q0Q1Q2T的觸發(fā)器①工作原理4位二進(jìn)制同步加計(jì)數(shù)器邏輯圖CP=0保持不變CP=1計(jì)數(shù)所有觸發(fā)器受同一個(gè)時(shí)鐘信號(hào)CP的控制觸發(fā)器的刷新是同時(shí)進(jìn)行的，都比CP的作用時(shí)間滯后一個(gè)tpd因此，其工作速度一般比異步計(jì)數(shù)器的高。但電路要更復(fù)雜。②典型集成電路2選1數(shù)據(jù)選擇器保持×××LH××××××××LQ3Q2Q1Q0CPCETCEP輸出預(yù)置數(shù)據(jù)輸入時(shí)鐘使能預(yù)置LLLL×××××LHH保持×××××L×HH計(jì)數(shù)××××HHHH清零L##L#TC進(jìn)位（1）74LVC161的功能TC=CETQ3Q2Q1Q074LVC161的功能表異步清零同步并行預(yù)置數(shù)據(jù)保持原有狀態(tài)不變計(jì)數(shù)Q3Q2Q1Q0＝0Q3Q2Q1Q0＝Q3Q2Q1Q0＝Q3Q2Q1Q0CP每來一個(gè)上升沿，計(jì)數(shù)器的值增1。

CP

D0

CET

CEP

Q3

Q2

Q1

Q0

TC

74LVC161

＞

PE

CR

D1D2D3注：＃表示滿足TC=1時(shí)為H,其余為L(2)時(shí)序圖TC=CET?Q3Q2Q1Q0例6.5.1試用74LVC161構(gòu)成模216的同步二進(jìn)制計(jì)數(shù)器。解：模216的同步二進(jìn)制計(jì)數(shù)器可用4片161實(shí)現(xiàn)。數(shù)據(jù)輸入計(jì)數(shù)狀態(tài)輸出預(yù)置使能二進(jìn)制五進(jìn)制（1）異步二-十進(jìn)制計(jì)數(shù)器2、非二進(jìn)制計(jì)數(shù)器6.5.2計(jì)數(shù)器解：二進(jìn)制五進(jìn)制例6.5.2將圖6.5.17所示的電路按以下兩種方式連接：按①方式連接，先2分頻后5分頻，輸出為8421BCD碼計(jì)數(shù)器。①接計(jì)數(shù)脈沖信號(hào)，將與相連。解：二進(jìn)