第10章門電路和組合邏輯電路

第10章門電路和組合邏輯電路

獲得高、低電平的基本方法：利用半導體開關元件（二極管、三極管）的導通、截止（即開、關）兩種工作狀態(tài)來實現(xiàn)。

邏輯0和邏輯1：電子電路中通常把高電平表示為邏輯1；把低電平表示為邏輯0。（正邏輯）

邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。10.1.1基本門電路10.1邏輯門電路1.“與”門電路

當決定某事件的全部條件同時具備時，結果才會發(fā)生，這種因果關系叫做“與”邏輯，也稱為邏輯乘。（1）“與”邏輯關系F=AB與邏輯功能：有0出0，全1出1?！芭c”門真值表“與”門電路圖符號

一個“與”門的輸入端至少為兩個，輸出端只有一個。（2）實現(xiàn)與邏輯關系的電路稱為與門?！芭c”邏輯（邏輯乘）的運算規(guī)則

與門的輸入端可以有多個。下圖為一個三輸入與門電路的輸入信號A、B、C和輸出信號F的波形圖。ABCF有0出0有0出0全1出12.“或”門電路

當某事件發(fā)生的全部條件中至少有一個條件滿足時，事件必然發(fā)生，當全部條件都不滿足時，事件決不會發(fā)生，這種因果關系叫做“或”邏輯，也稱為邏輯加。（1）“或”邏輯關系F=A+B或邏輯功能：有1出1，全0出0。

（2）實現(xiàn)或邏輯關系的電路稱為或門?！盎颉遍T真值表“或”門電路圖符號

一個“或”門的輸入端也是至少兩個，輸出端只有一個?！盎颉边壿嫞ㄟ壿嫾樱┑倪\算規(guī)則

或門的輸入端也可以有多個。下圖為一個三輸入或門電路的輸入信號A、B、C和輸出信號F的波形圖。ABCF全0出0全0出0有1出13.“非”門電路

當某事件相關的條件不滿足時，事件必然發(fā)生；當條件滿足時，事件決不會發(fā)生，這種因果關系叫做“非”邏輯。（1）“非”邏輯關系非邏輯功能：給1出0，給0出1。F=A輸入A為高電平1(3V)時，三極管飽和導通，輸出F為低電平0（0V)；輸入A為低電平0(0V)時，三極管截止，輸出F為高電平1（3V)。邏輯非（邏輯反）的運算規(guī)則“非”門真值表

一個“非”門的輸入端只有1個，輸出端只有一個。10.1.2復合門電路將與門、或門、非門組合起來，可以構成多種復合門電路。由與門和非門構成與非門1.與非門與非門的邏輯功能：有0出1；全1出0。與非門真值表內含4個兩輸入端的與非門，電源線及地線公用。內含兩個4輸入端的與非門，電源線及地線公用。由或門和非門構成或非門或非門的邏輯功能：全0出1；有1出0?；蚍情T真值表2.或非門3.與或非門異或門和同或門的邏輯圖符號異或門功能：相異出1；相同出0。異或門真值表4.異或門同或門真值表同或門功能：相同出1；相異出0。5.同或門10.2集成門電路R5R1+UccR2R3AFT1T2T3T5BCR4T4F1ABCF1+UccR1等效電路1.TTL集成電路輸出級中T3、T4復合管電路構成達林頓電路，與電阻R5作為T5的負載，不僅可降低電路的輸出電阻，提高其負載能力，還可改善門電路輸出波形，提高工作速度。輸入級輸入級等效電路顯然F1=ABC相當與門。中間級

中間級也稱倒相級，即在T2的集電級和發(fā)射級同時輸出兩個相位相反的信號。推拉式輸出級TTL與非門的工作原理R5R1+UccR2R3AFT1T2T3T5BCR4T4F1輸入信號中至少有一個為低電平（0.3V）時，低電平所對應的PN結導通，T1的基極電位被固定在1V（0.3+0.7）。1V①輸入端只要有一個為低電平，T1基極電位就會固定在1V，導致T1深度飽和，F(xiàn)1電位為低電平0.3V。T2、T5

截止；0.3V截止截止飽和飽和有0出1；T3、T4飽和導通（通過Ucc，R2）；TTL與非門的輸出電位為：R5R1+UccR2R3AFT1T2T3T5BCR4T4F1輸入信號全部為高電平（3.6V）時，電源UCC經(jīng)R1、T1集電結向T2、T5基極提供電流，T2、T5發(fā)射結導通后，T1基極電位被鉗位在2.1V。0.7+0.7+0.7=2.1V2.1V①輸入端全部為高電平時，T1基極電位就會鉗位在2.1V，使T1輸出電位F1為1.4V，T1處于倒置工作狀態(tài)（即發(fā)射結反偏，集電結正偏）。0.7V截止微導通0.7V0.7V全1出0。T1在此狀態(tài)下β值較小，因此T2、T5飽和，T3微導通，T4截止；TTL與非門的輸出電位等于T5的飽和電位值：0V1.4V飽和飽和功能真值表邏輯表達式輸入有0，輸出為1；輸入全1，輸出為0。&ABCF與非門圖符號（2）集電極開路的TTL與非門（OC門）

實際使用中，若將兩個或多個邏輯門的輸出端直接與總線相連，就會得到附加的“線與”邏輯功能。

上面講到的普通TTL與非門，由于采用了推拉式輸出電路，因此其輸出電阻很低，使用時輸出端不能長久接地或與電源短接。因此不能直接讓輸出端與總線相連，即不允許直接進行上述“線與”。FR5UccT3T5T4R5UccT3T5T4G1G2線與

多個普通TTL與非門電路的輸出端也不能連接在一起后上總線。因為，當它們的輸出端連接在一起上到總線上，只要有一個與非門的輸出為高電平時，這個高電平輸出端就會直接與其它低電平輸出端連通而形成通路，總線上就會有一個很大的電流Ic由高電平輸出端經(jīng)總線流向低電平輸出端的門電路，該門電路將因功耗過大而極易燒毀。解決的辦法：集電極開路，如左下圖所示，稱為集電極開路的

與非門，簡稱OC門。R1UccR2R3AFT1T2T5BCOC門在結構上將一般TTL門輸出級的有源負載部分（如普通TTL與非門中的T3、T4、R4）去除,輸出級晶體管T5的集電極在集成電路內部不連接任何元件，直接作為輸出端（集電極開路）。OC門在使用時，應根據(jù)負載的大小和要求，合理選擇外接電阻RC的數(shù)值，并將RC和電源UCC連接在OC門的輸出端。

另外OC門還可以實現(xiàn)總線傳輸。RCRcUccF&&&總線OC門不但可以實現(xiàn)“線與”邏輯；還可以作為接口電路實現(xiàn)邏輯電平的轉換；R5R1+UccR2R3AFT1T2T3T5BR4T4F1（3）三態(tài)門三態(tài)門具有三種輸出狀態(tài)：高電平、低電平和高阻狀態(tài)。END1D2R電路分析：①當EN=1時，二極管D2截止，此時三態(tài)門是普通的與非門電路；F=AB；②

當EN=0時（有效狀態(tài)），T1飽和，T2、T4截止，同時D1導通使T3、T5也截止。這時從外往輸入端看進去，電路呈現(xiàn)高阻態(tài)；

因為三態(tài)門在EN=1時為普通與非門，有高、低電平兩種狀態(tài)，在EN=0時為高阻態(tài)，共有三種狀態(tài)，因此稱為三態(tài)門。三態(tài)門的邏輯符號如下：ABE/DFEN&三態(tài)門真值表

三態(tài)門主要用于總線結構，實現(xiàn)用一根導線輪流傳送多路數(shù)據(jù)。通常把用于傳輸多個門輸出信號的導線叫做總線（母線）。如下圖所示。只要控制端輪流地出現(xiàn)高電平（每一時刻只允許一個門正常工作），總線上就輪流送出各個與非門的輸出信號，由此可省去大量的機內連線?？偩€（BUS）D1E/D1&ENL1……D2E/D2&ENL2DnE/Dn&ENLn（1）CMOS反相器2.CMOS門電路工作管T1為N溝道增強型MOS管，負載管T2為P溝道增強型MOS管，兩管的漏極接在一起作為電路的輸出端，兩管的柵極接在一起作為電路的輸入端，T1、T2源極與其襯底相連，一個接地，一個接電源uiUDDT1T2u0NMOS管PMOS管

如果要使電路中的絕緣柵型場效應管形成導電溝道，T1的柵源電壓必須大于開啟電壓的值，T2的柵源電壓必須低于開啟電壓的值，所以，為使電路正常工作，電源電壓UDD必須大于兩管開啟電壓的絕對值之和。工作原理：（1）ui＝0V時，T1截止，T2導通。輸出電壓u0＝UDD；（2）ui＝UDD時，T1導通，T2截止。輸出電壓u0＝0V。（2）CMOS傳輸門和模擬開關CPuiUDDu0TNTP工作原理：

設高電平為10V，低電平為0V，電源電壓為10V。開啟電壓為3V。①在CP＝“1”，若輸入電壓為0V～7V，則TN的柵源電壓不低于3V，因此TN管導通；若輸入電壓為3V～10V，同理，TP管導通，即在輸入電壓為0V～10V的范圍內，至少有一個管子是導通的。輸入電壓可以傳送到輸出端。此時傳輸門相當于接通的開關。②當CP＝“0”，無論輸入電壓在0V～10V之間如何變化，柵極和源極之間的電壓無法滿足管子導通溝道產(chǎn)生的條件，所以兩個管子都截止，輸入電壓無法傳送到輸出端。此時傳輸門相當于斷開的開關。

當傳輸門的控制信號由一個非門的輸入和輸出來提供時，就構成一個模擬開關，其電路和原理不再敘述。10.3組合邏輯電路的分析和設計1.組合邏輯電路的分析

在數(shù)字電路中，如果任意時刻的輸出信號，僅取決于該時刻輸入信號邏輯取值的組合，而與輸入信號作用前電路原有的狀態(tài)無關，這類數(shù)字電路稱為組合邏輯電路。

所謂分析，就是根據(jù)給定的邏輯電路，找出其輸出信號和輸入信號之間的邏輯關系，確定電路的邏輯功能。組合邏輯電路的一般分析步驟如下：①用逐級遞推法寫出輸出邏輯函數(shù)與輸入邏輯變量之間的關系；②用公式法或者卡諾圖法化簡，寫出最簡邏輯表達式；③根據(jù)最簡邏輯函數(shù)式列出功能真值表；④根據(jù)真值表寫出邏輯功能說明，以便理解電路的作用。當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過?；喓罄?/p>

1

2

3

4

例：應用反演律電路真值表電路的輸出F只與輸入A、B有關，而與輸入C無關。F和A、B的邏輯關系為：A、B中只要一個為0，F(xiàn)=1；A、B全為1時，F(xiàn)=0。所以F和A、B的邏輯關系為與非運算的關系。電路的邏輯功能ABC0001011110111111AB由卡諾圖找出為1的最小項2.組合邏輯電路的設計

組合邏輯電路的設計是根據(jù)給定的實際邏輯功能，找出實現(xiàn)該功能的邏輯電路。組合邏輯電路設計步驟如下：①根據(jù)給出的條件，找出什么是邏輯變量，什么是邏輯函數(shù)，用字母設出，另外用0和1各表示一種狀態(tài)，找出邏輯函數(shù)和邏輯變量之間的關系；②根據(jù)邏輯函數(shù)和邏輯變量之間的關系列出真值表，并根據(jù)真值表寫出邏輯表達式；③化簡邏輯函數(shù)；④根據(jù)最簡邏輯表達式畫出邏輯電路；⑤驗證所作的邏輯電路是否能滿足設計的要求（特別是有約束條件時要驗證約束條件中的最小項對電路工作狀態(tài)的影響）。用與非門設計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。

設紅、綠、黃燈分別用A、B、C表示，燈亮時為正常工作，其值為1，燈滅時為故障現(xiàn)象，其值為0；輸出報警信號用F表示，正常工作時F值為0，出現(xiàn)故障時F值為1。列出真值表如下：

1

例：

2

3

4

5

練習&&&&ABSi&Ci1.分析下面電路的邏輯功能2.用與非門設計一個三變量的判偶電路。3.用與非門設計一個四變量的多數(shù)表決電路。其中A為主裁判，同意時占兩分，其他裁判同意時占1分，只要得3分就通過。

能實現(xiàn)把某種特定信息轉換為機器識別的二進制代碼的組合邏輯電路稱為編碼器。

由于中、大規(guī)模集成電路的出現(xiàn)，組合邏輯電路在設計概念上發(fā)生了很大的變化，現(xiàn)在已經(jīng)有了邏輯功能很強的組合邏輯器件，常用的組合邏輯電路部件有加法器、數(shù)值比較10.4.1編碼器器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。靈活地應用它們，將會使組合邏輯電路在設計時事半功倍。下面我們向大家介紹其中的一些組合邏輯器件。

10.4組合邏輯器件優(yōu)先線編碼器10線—4線編碼器是將十進制數(shù)碼轉換為二進制代碼的組合邏輯電路。常用的集成芯片有74LS147等。74LS147的邏輯符號和管腳功能12345678161514131211109I1~I9為輸入信號端；A~D為輸出端，均為低電平有效。74LS14774LS147編碼器真值表輸入輸出×××××××××××××××××0×××××××01××××××011×××××0111××××01111×××011111××0111111×011111110111111111111011001111000100110101011110011011110ABCDIIIIIIIII

987654321

從真值表中可以看出，當無輸入信號或輸入信號中無低電平“0”時，輸出端全部為高電平“1”；若輸入端I9為“0”時，不論其它輸入端是否有輸入信號輸入，輸出為0110（1001的反碼）；再根據(jù)其它輸入端的輸入情況可以得出相應的輸出代碼，I9的優(yōu)先級別最高，I1的優(yōu)先級別最低。二進制編碼器

變量編碼器的輸出位數(shù)為n時，輸入端的數(shù)量為2n。下面以8線—3線優(yōu)先編碼器74LS148為例，介紹這類編碼器的功能及應用。1234567816151413121110974LS148

顯然，74LS147芯片是一種優(yōu)先編碼器。在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的信號，具有單方面排斥的特性。74LS148的管腳排列圖

管腳排列圖中，I0～I7為輸入信號端，Y0

～Y2為輸出端，S為使能輸入端，OE為使能輸出端，GS為片優(yōu)先編碼輸出端。

當使能輸入端S＝１時，電路處于禁止編碼狀態(tài)，所有的輸出端全部輸出高電平“１”；當使能輸入端S＝０時，電路處于正常編碼狀態(tài)，輸出端的電平由I0～I7

的輸入信號而定。I7的優(yōu)先級別最高，I0級別最低。

使能輸出端OE

＝０時，表示電路處于正常編碼同時又無輸入編碼信號的狀態(tài)。

片優(yōu)先編碼輸出端GS＝０時，表示電路處于正常編碼且又有編碼信號輸入時的狀態(tài)。74LS148優(yōu)先編碼器真值表輸入輸出1000000000××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×011111101111111

11111100000101001110010111011111100101010101010101I0I2I1I3I5I4I7I6SY2Y0OEGSY110.4.2譯碼器

譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把機器識別的、給定的二進制代碼“翻譯”成為人們識別的特定信息，使其輸出端具有某種特定的狀態(tài)，并且在輸出通道中相應的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲器尋址和組合控制信號等。

譯碼器可分為變量譯碼器、代碼變換譯碼器和顯示譯碼器。我們主要介紹變量譯碼器和顯示譯碼器的外部工作特性和應用。二進制譯碼器

變量譯碼器的輸入、輸出端數(shù)的關系是：當有n個輸入端，就有2n個輸出端。而每一個輸出所代表的函數(shù)對應于n個輸入變量的最小項。常見的變量譯碼器有74LS138（3線—8線譯碼器），74LS154（4線—16線譯碼器），74LS131（帶鎖存的3線—8線譯碼器）等。1234567816151413121110974LS138

由74LS138芯片的管腳排列圖可以看出，它是一個有16個管腳的數(shù)字集成電路，除電源、“地”兩個端子外，還有三個輸入端A2、A1、A0，八個輸出端Y0～Y7，三個使能端Ｇ1、G2A、G2B。74LS138譯碼器輸入：3位二進制代碼輸出：8個互斥的信號74LS138譯碼器真值表輸入輸出

×10×1010101010101010××××××000001010011100101110111

111111111111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y174LS138譯碼器的功能擴展用兩片74LS138可以構成4線—16線譯碼器，連接方法如下圖示：74LS138（低位）A074LS138（高位）A1A2“1”A3A3、A2、A1、A0為擴展后電路的信號輸入端，Y15～Y0為輸出端。當輸入信號最高位A3＝０時，高位芯片被禁止，Y15～Y8輸出全部為“1”，低位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。A3＝1時，低位芯片被禁止，Y7～Y0輸出全部為“1”，高位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。邏輯函數(shù)F＝AB＋BC＋AC

的最小項為：74LS138譯碼器可實現(xiàn)邏輯函數(shù)CB“1”A74LS138&F

用74LS138還可以實現(xiàn)三變量或兩變量的邏輯函數(shù)。因為變量譯碼器的每一個輸出端的低電平都與輸入邏輯變量的一個最小項相對應，所以當我們將邏輯函數(shù)變換為最小項表達式時，只要從相應的輸出端取出信號，送入與非門的輸入端，與非門的輸出信號就是要求的邏輯函數(shù)。例：利用74LS138實現(xiàn)邏輯函數(shù)F＝AB＋BC＋AC

解：F＝AB＋BC＋AC

＝ABC＋ABC＋ABC＋ABC

＋ABC

＋ABC

＝∑m( 1,2,3,4,5,6)構成的邏輯電路圖顯示譯碼器用來驅動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)碼顯示器是常用的顯示器件之一。1.數(shù)碼顯示器b=c=f=g=1，a=d=e=0時c=d=e=f=g=1，a=b=0時共陰極數(shù)碼顯示管共陰極數(shù)碼顯示器真值表2.七段顯示譯碼器

七段顯示譯碼器是用來與數(shù)碼管相配合、把以二進制BCD碼表示的數(shù)字信號轉換為數(shù)碼管所需的輸入信號。常用的七段顯示譯碼器型號有：

74LS46、74LS47、74LS48、74LS49等。下面通過對74LS48的分析，了解這一類集成邏輯器件的功能和使用方法。74LS4812345678161514131211109BI/RBO74LS48管腳排列圖：74LS48功能真值表000000011111×1