數(shù)電-第16講(觸發(fā)器、寄存器)課件

第16講第14章時序邏輯電路14.1觸發(fā)器R-S觸發(fā)器D觸發(fā)器14.2寄存器2/6/2023電工電子技術(shù)第14章時序邏輯電路14.1觸發(fā)器14.1.1R-S觸發(fā)器&&RDSDQQRD—RESET直接復(fù)位端SD—SET直接置位端Q,Q輸出端1.基本的R-S觸發(fā)器組成：用2個與非門(或或非門)構(gòu)成2/6/2023電工電子技術(shù)R-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定&&RDSDQQ011100RD=0同時SD=1時,Q=0。故RD稱為復(fù)位端,或稱為清0端2/6/2023電工電子技術(shù)&&RDSDQQR-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定指R、S從01或10變成11時,輸出端狀態(tài)不變1111002/6/2023電工電子技術(shù)&&RDSDQQR-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定指RD、SD同時從00變成11時,輸出端狀態(tài)不定0011112/6/2023電工電子技術(shù)R-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定指RD、SD同時從00變成11時,輸出端狀態(tài)不定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q也可能是01,也可能是10設(shè)計電路時此種情況應(yīng)避免2/6/2023電工電子技術(shù)R-S觸發(fā)器應(yīng)用舉例:單脈沖發(fā)生器&&RDSDQQ+5V+5V4.7k4.7kK2/6/2023電工電子技術(shù)R-S觸發(fā)器應(yīng)用舉例:單脈沖發(fā)生器&&RDSDQQ+5V+5V4.7k4.7kK2/6/2023電工電子技術(shù)R-S觸發(fā)器應(yīng)用舉例:單脈沖發(fā)生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脈沖負脈沖2/6/2023電工電子技術(shù)時鐘控制電平觸發(fā)的R-S觸發(fā)器(續(xù))時鐘控制—只有CP=1時,輸出端狀態(tài)才能改變電平觸發(fā)—在CP=1時,控制端R、S的電平(1或0)發(fā)生變化時,輸出端狀態(tài)才改變CPRSQn+1說明100Qn

保持1011置11100清0111不定避免0Qn保持用途:D觸發(fā)器和J-K觸發(fā)器的內(nèi)部電路2/6/2023電工電子技術(shù)14.1.2D觸發(fā)器1.時鐘控制電平觸發(fā)的D觸發(fā)器CPRSQn+1說明100Qn

保持1011置11100清0111不定避免0Qn保持1D&&RDSDQQ&&RSCP其他兩種情況不會出現(xiàn)2/6/2023電工電子技術(shù)時鐘控制電平觸發(fā)的D觸發(fā)器功能表CPDQn+1

1001110QnCP=1時,Qn+1=DCP=0時,保持原狀1DCP&&RDSDQQ&&D觸發(fā)器具有數(shù)據(jù)記憶功能2/6/2023電工電子技術(shù)2.維持阻塞型D觸發(fā)器&&RDSDQQ&&&&DCP符號RDSDDCPQQ2/6/2023電工電子技術(shù)維持阻塞型D觸發(fā)器的引腳功能符號RD直接清0端(復(fù)位端)R=0,S=1時,Q=0SD直接置1端(置位端)R=1,S=0時,Q=1

小圈表示低電平有效D數(shù)據(jù)輸入端CP時鐘脈沖Q、Q輸出端，Q的小圈

表示是反相輸出端,

即Q總是與Q相反RDSDDCPQQ2/6/2023電工電子技術(shù)維持阻塞型D觸發(fā)器的引腳功能(續(xù))功能表CPQn+1D觸發(fā)方式:邊沿觸發(fā)(時鐘上升沿觸發(fā))功能表說明：在CP上升沿時，Q等于D；在CP高電平、低電平和下降沿時，Q保持不變RDSDDCPQQ2/6/2023電工電子技術(shù)3.集成D觸發(fā)器介紹(1)集成雙D觸發(fā)器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)2/6/2023電工電子技術(shù)D觸發(fā)器應(yīng)用舉例:用D觸發(fā)器將一個時鐘進行2分頻.DCPQQCPCPQQ01RD、SD不用時,甩空或通過4.7k的電阻吊高電平頻率FQ

=FCP/2D觸發(fā)器功能CP時，Q=D2/6/2023電工電子技術(shù)用2個2分頻器級聯(lián)組成一個4分頻器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/42/6/2023電工電子技術(shù)集成4D觸發(fā)器74LS175的應(yīng)用舉例—搶答電路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR5004+5V111&&1+5V4.7k風鳴器CP1kHz主持人清0甲乙丙丁74LS175參賽人搶答按鍵12/6/2023電工電子技術(shù)(3)集成8D觸發(fā)器內(nèi)部有8個D觸發(fā)器Q輸出R公共CP公共QDRQDR內(nèi)部有8個D觸發(fā)器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q2/6/2023電工電子技術(shù)課堂練習題目:時鐘CP及輸入信號D的波形如圖所示,試畫出各觸發(fā)器輸出端Q的波形,設(shè)各輸出端Q的初始狀態(tài)=0.DQDCPQ1Q2DQDCP2/6/2023電工電子技術(shù)課堂練習(續(xù))Q2DQDCPCPDQ12/6/2023電工電子技術(shù)14.2寄存器14.2.1數(shù)碼寄存器(并行寄存器)DCP一個D觸發(fā)器組成1位的數(shù)碼寄存器CP上升沿,Q=DCP高電平、低電平、下降沿，Q不變由D觸發(fā)器組成，用于存放數(shù)碼RDSDDCPQQ2/6/2023電工電子技術(shù)由4D集成電路74LS175組成4位二進制數(shù)寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高電平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V74LS175（電源〕CP1D2D3D4D1Q2Q3Q4Q4D鎖存器數(shù)碼寄存器(續(xù))4位二進制數(shù)2/6/2023電工電子技術(shù)數(shù)碼寄存器(續(xù))由8D集成電路74LS273組成8位二進制數(shù)寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V74LS2731D8D1Q8Q8D鎖存器Q4Q5Q6Q7D4D5D6D7CP8位二進制數(shù)D7~D02/6/2023電工電子技術(shù)數(shù)碼寄存器用于計算機并行輸入/輸出接口外部設(shè)備(打印機)8D鎖存器1D~8D1Q~8QCPD7~D0計算機CPU控制信號計算機CPU數(shù)據(jù)總線輸出接口計算機總線畫法:一條粗線代表8條線2/6/2023電工電子技術(shù)14.2.2串行移位寄存器1.用D觸發(fā)器組成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入2/6/2023電工電子技術(shù)13.6寄存器13.6.2串行移位寄存器1.用D觸發(fā)器組成的移位寄存器經(jīng)4個CP脈沖,Di出現(xiàn)在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000C0000由D觸發(fā)器組成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入2/6/2023電工電子技術(shù)循環(huán)移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP經(jīng)4個CP脈沖循環(huán)一周CPQ1Q2Q3Q401000101002001030001410002/6/2023電工電子技術(shù)既具有串行輸入又具有并行輸入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行輸入數(shù)據(jù)Di清0脈沖&&&&D1D2D3D4L并行輸入脈沖并行輸入數(shù)據(jù)00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不變R=1S=1Q4不變12/6/2023電工電子技術(shù)14.2.3集成電路雙向移位寄存器(74LS194)并行輸入數(shù)據(jù)右移串入數(shù)據(jù)控制端輸出清0端時鐘左移串入數(shù)據(jù)Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS1942/6/2023電工電子技術(shù)Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194雙向移位寄存器74LS194的功能CRCPMBMAQ0Q1Q2Q300000100保持101DSR右移一位110左移一位DSL111D0D1D2D3