微機(jī)原理與接口技術(shù) 周荷琴第5版 課件

第2章微處理器結(jié)構(gòu)教學(xué)重點(diǎn)

最大、小模式下基本引腳和總線形成最大、小模式下的總線時(shí)序回顧與補(bǔ)充編程結(jié)構(gòu)：是指從程序員和使用者的角度看到的結(jié)構(gòu)，亦可稱為功能結(jié)構(gòu)。從功能上來(lái)看，8086/8088CPU可分為兩部分，即總線接口部件BIU（BusInterfaceUnit）和執(zhí)行部件EU（ExecutionUnit）。指令的執(zhí)行過(guò)程內(nèi)部暫存器

IP

ES

SSDSCS輸入/輸出控制電路外部總線執(zhí)行部分控制電路123456∑ALU標(biāo)志寄存器AHALBHBLCHCLDHDLSPBPSIDI地址加法器指令隊(duì)列緩沖器16位20位16位8位8086編程結(jié)構(gòu)執(zhí)行部件（EU)總線接口部件（BIU)通用寄存器變址寄存器

指針寄存器

段寄存器8086的指令執(zhí)行過(guò)程返回(1)執(zhí)行部件（EU）功能：負(fù)責(zé)指令的執(zhí)行。組成：包括①ALU(算術(shù)邏輯單元)、②通用寄存器組和③標(biāo)志寄存器等，主要進(jìn)行8位及16位的各種運(yùn)算。返回(2)總線接口部件（BIU）功能：負(fù)責(zé)與存儲(chǔ)器及I/O接口之間的數(shù)據(jù)傳送操作。具體來(lái)看，完成取指令送指令隊(duì)列，配合執(zhí)行部件的動(dòng)作，從內(nèi)存單元或I/O端口取操作數(shù)，或者將操作結(jié)果送內(nèi)存單元或者I/O端口。組成：它由①段寄存器（DS、CS、ES、SS）、②16位指令指針寄存器IP（指向下一條要取出的指令代碼）、③20位地址加法器（用來(lái)產(chǎn)生20位地址）和④6字節(jié)（8088為4字節(jié)）指令隊(duì)列緩沖器組成。返回通用寄存器8086/8088有4個(gè)16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作數(shù)，也可分為8個(gè)8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）來(lái)使用。其中AX稱為累加器，BX稱為基址寄存器，CX稱為計(jì)數(shù)寄存器，DX稱為數(shù)據(jù)寄存器，這些寄存器在具體使用上有一定的差別。內(nèi)部寄存器主要用途寄存器用途AX字乘法，字除法，字I/OAL字節(jié)乘，字節(jié)除，字節(jié)I/O，十進(jìn)制算術(shù)運(yùn)算AH字節(jié)乘，字節(jié)除BX轉(zhuǎn)移CX串操作，循環(huán)次數(shù)CL變量移位，循環(huán)控制DX字節(jié)乘，字節(jié)除，間接I/O返回指針寄存器

系統(tǒng)中有兩個(gè)16位的指針寄存器SP和BP，其中SP是堆棧指針寄存器，由它和堆棧段寄存器SS一起來(lái)確定堆棧在內(nèi)存中的位置；

BP是基數(shù)指針寄存器，通常用于存放基地址。返回變址寄存器

系統(tǒng)中有兩個(gè)16位的變址寄存器SI和DI，其中SI是源變址寄存器，DI是目的變址寄存器，都用于指令的變址尋址方式。返回控制寄存器

IP、標(biāo)志寄存器是系統(tǒng)中的兩個(gè)16位控制寄存器，其中IP是指令指針寄存器，用來(lái)控制CPU的指令執(zhí)行順序，它和代碼段寄存器CS一起可以確定當(dāng)前所要取的指令的內(nèi)存地址。順序執(zhí)行程序時(shí)，CPU每取一個(gè)指令字節(jié)，IP自動(dòng)加1，指向下一個(gè)要讀取的字節(jié)；當(dāng)IP單獨(dú)改變時(shí)，會(huì)發(fā)生段內(nèi)的程序轉(zhuǎn)移；當(dāng)CS和IP同時(shí)改變時(shí)，會(huì)產(chǎn)生段間的程序轉(zhuǎn)移。返回段寄存器

系統(tǒng)中共有4個(gè)16位段寄存器，即代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES。這些段寄存器的內(nèi)容與有效的地址偏移量一起，可確定內(nèi)存的物理地址。通常CS劃定并控制程序區(qū)，DS和ES控制數(shù)據(jù)區(qū)，SS控制堆棧區(qū)。返回處理器狀態(tài)字PSW8086/8088內(nèi)部標(biāo)志寄存器的內(nèi)容，又稱為處理器狀態(tài)字PSW。其中共有9個(gè)標(biāo)志位，可分成兩類：一類為狀態(tài)標(biāo)志，一類為控制標(biāo)志。狀態(tài)標(biāo)志表示前一步操作（如加、減等）執(zhí)行以后，ALU所處的狀態(tài)，后續(xù)操作可以根據(jù)這些狀態(tài)標(biāo)志進(jìn)行判斷，實(shí)現(xiàn)轉(zhuǎn)移；控制標(biāo)志則可以通過(guò)指令人為設(shè)置，用以對(duì)某一種特定的功能起控制作用（如中斷屏蔽等），反映了人們對(duì)微機(jī)系統(tǒng)工作方式的可控制性。PSW續(xù)返回8086的總線周期的概念4個(gè)時(shí)鐘周期，T1狀態(tài)：CPU往總線發(fā)地址T2狀態(tài)：CPU撤銷低16位地址，高4位做反映狀態(tài)信息T3狀態(tài)：傳送數(shù)據(jù)Tw狀態(tài)T4狀態(tài)：總線周期結(jié)束為了取得指令或傳送數(shù)據(jù)，就需要CPU的總線接口部件執(zhí)行一個(gè)總線周期。在8086中一個(gè)基本的總線周期由4個(gè)時(shí)鐘周期組成。典型的8086總線周期序列2.1.18086的兩種組態(tài)模式兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)最小模式構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)8086本身提供所有的系統(tǒng)總線信號(hào)最大模式構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器8087和輸入/輸出協(xié)處理器80898086和總線控制器8288共同形成系統(tǒng)總線信號(hào)2.18086的引腳信號(hào)和總線形成外部特性表現(xiàn)在其引腳信號(hào)上，學(xué)習(xí)時(shí)請(qǐng)?zhí)貏e關(guān)注以下幾個(gè)方面：⑴引腳的功能⑵信號(hào)的流向⑶有效電平⑷三態(tài)能力指引腳信號(hào)的定義、作用；通常采用英文單詞或其縮寫(xiě)表示信號(hào)從芯片向外輸出，還是從外部輸入芯片，或者是雙向的起作用的邏輯電平高、低電平有效上升、下降邊沿有效輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài)8086的引腳圖2.1.18086的兩種組態(tài)模式（續(xù)）兩種組態(tài)利用MN/MX引腳區(qū)別MN/MX接高電平為最小組態(tài)模式MN/MX接低電平為最大組態(tài)模式兩種組態(tài)下的內(nèi)部操作并沒(méi)有區(qū)別IBMPC/XT采用最大組態(tài)本書(shū)以最小組態(tài)展開(kāi)基本原理通常在信號(hào)名稱加上劃線（如：MX）或星號(hào)（如：MX*）表示低電平有效2.1.2最小組態(tài)的引腳信號(hào)數(shù)據(jù)和地址引腳讀寫(xiě)控制引腳中斷請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳其它引腳 1.數(shù)據(jù)和地址引腳AD15～AD0（Address/Data）地址/數(shù)據(jù)分時(shí)復(fù)用引腳，雙向、三態(tài)在訪問(wèn)存儲(chǔ)器或外設(shè)的總線操作周期中，這些引腳在第一個(gè)時(shí)鐘周期輸出存儲(chǔ)器或I/O端口的低8位地址A7～A0其他時(shí)間用于傳送8位數(shù)據(jù)D7～D0

1.數(shù)據(jù)和地址引腳（續(xù)1）A15～A8（Address）8086

中間8位地址引腳，輸出、三態(tài)（高電平、低電平、高阻狀態(tài)）這些引腳在訪問(wèn)存儲(chǔ)器或外設(shè)時(shí)，提供全部20位地址中的中間8位地址A15～A81.數(shù)據(jù)和地址引腳（續(xù)2）A19/S6～A16/S3（Address/Status）地址/狀態(tài)分時(shí)復(fù)用引腳，輸出、三態(tài)這些引腳在訪問(wèn)存儲(chǔ)器的第一個(gè)時(shí)鐘周期輸出高4位地址A19～A16在訪問(wèn)外設(shè)的第一個(gè)時(shí)鐘周期全部輸出低電平無(wú)效其他時(shí)間輸出狀態(tài)信號(hào)S6～S31.數(shù)據(jù)和地址引腳（續(xù)3）S6為0表示8086當(dāng)前與總線相連，故在T1-T4，S6始終為0.S5表明中斷允許標(biāo)志的設(shè)置，為1表示可屏蔽中斷請(qǐng)求，為0表示禁止中斷請(qǐng)求。S3和S4的四種組合分別選擇ES,SS,CS,DS。1.數(shù)據(jù)和地址引腳（續(xù)3）S4S3段寄存器S6保持0,表明8086當(dāng)前連在總線上。S5表示反映中斷允許標(biāo)志的狀態(tài)。IF=1，S5=1。S4S3=10另一情況為不使用任何寄存器，正在對(duì)I/O端口或中斷向量尋址。00ES01SS10CS11DS1.數(shù)據(jù)和地址引腳（續(xù)3）BHE/S7 高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出。

在T1狀態(tài)輸出BHE信號(hào)，表示高位地址/數(shù)據(jù)線AD15-AD8有效，在其他狀態(tài)輸出狀態(tài)信號(hào)S7。

數(shù)據(jù)和地址引腳BHEAD0總線使用情況0016位字傳送01高8位字節(jié)傳送10低8位字節(jié)傳送11無(wú)效BHE與AD0線配合表示當(dāng)前總線使用情況1.數(shù)據(jù)和地址引腳NMI非屏蔽中斷引腳,輸入NMI不受IF的影響，也不能用軟件進(jìn)行屏蔽。INTR

中斷響應(yīng)信號(hào)，輸入，高電平有效。 觸發(fā)方式：電平或邊沿觸發(fā)外設(shè)請(qǐng)求中斷 INTR=1，則IF=0 CPU不響應(yīng)IF=1 CPU執(zhí)行完當(dāng)前指令響應(yīng)中斷。INTA中斷響應(yīng)信號(hào)，輸出，低電平有效

CPU響應(yīng)，則進(jìn)入中斷響應(yīng)周期，發(fā)二個(gè)INTA負(fù)脈沖。 第一個(gè)INTA：通知外設(shè)CPU已響應(yīng)其請(qǐng)求 第二個(gè)INTA：外設(shè)把中斷類型號(hào)放到總線上。2.讀寫(xiě)控制引腳WR（Write）

寫(xiě)控制，輸出、三態(tài)、低電平有效有效時(shí)，表示CPU正在寫(xiě)出數(shù)據(jù)給存儲(chǔ)器或I/O端口RD（Read）讀控制，輸出、三態(tài)、低電平有效有效時(shí)，表示CPU正在從存儲(chǔ)器或I/O端口讀入數(shù)據(jù)2.讀寫(xiě)控制引腳READY

存儲(chǔ)器或I/O口就緒，輸入、高電平有效在總線操作周期中，8086CPU會(huì)在第3個(gè)時(shí)鐘周期的前沿測(cè)試該引腳如果測(cè)到高有效，CPU直接進(jìn)入第4個(gè)時(shí)鐘周期如果測(cè)到無(wú)效，CPU將插入等待周期TwCPU在等待周期中仍然要監(jiān)測(cè)READY信號(hào)，有效則進(jìn)入第4個(gè)時(shí)鐘周期，否則繼續(xù)插入等待周期Tw。其它引腳CLK（Clock）

時(shí)鐘輸入系統(tǒng)通過(guò)該引腳給CPU提供內(nèi)部定時(shí)信號(hào)。8086的標(biāo)準(zhǔn)工作時(shí)鐘為10MHzIBMPC/XT機(jī)的8086采用了4.77MHz的時(shí)鐘，其周期約為210ns復(fù)位、時(shí)鐘引腳信號(hào)RESET(reset)復(fù)位信號(hào)，輸入

8086復(fù)位信號(hào)至少維持4個(gè)時(shí)鐘周期的高電平有效，復(fù)位后CPU結(jié)束當(dāng)前操作，對(duì)標(biāo)志寄存器，IP,DS,SS,ES,及指令隊(duì)列清零，將CS設(shè)置為FFFFH，當(dāng)復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H開(kāi)始執(zhí)行。其它引腳（續(xù)3）TEST測(cè)試，輸入、低電平有效該引腳與WAIT指令配合使用當(dāng)CPU執(zhí)行WAIT指令時(shí)，他將在每個(gè)時(shí)鐘周期對(duì)該引腳進(jìn)行測(cè)試：如果無(wú)效，則程序踏步并繼續(xù)測(cè)試；如果有效，則程序恢復(fù)運(yùn)行也就是說(shuō)，WAIT指令使CPU產(chǎn)生等待，直到引腳有效為止在使用協(xié)處理器8087時(shí)，通過(guò)引腳和WAIT指令，可使8086與8087的操作保持同步最小模式引腳信號(hào)INTA中斷響應(yīng)信號(hào)，輸出信號(hào)用來(lái)對(duì)外設(shè)的中斷請(qǐng)求作出響應(yīng)，此信號(hào)位于連續(xù)兩個(gè)總線周期中的兩個(gè)負(fù)脈沖。第一個(gè)負(fù)脈沖通知外設(shè)接口，他發(fā)出的中斷請(qǐng)求已經(jīng)得到允許，外設(shè)接口收到第二個(gè)負(fù)脈沖后，往數(shù)據(jù)總線上放中斷類型碼，使CPU得到有關(guān)此中斷具體信息。最小模式引腳信號(hào)ALE（AddressLatchEnable）地址鎖存允許，輸出、三態(tài)、高電平有效ALE引腳高有效時(shí)，表示復(fù)用引腳：AD7～AD0和A19/S6～A16/S3正在傳送地址信息由于地址信息在這些復(fù)用引腳上出現(xiàn)的時(shí)間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來(lái)最小模式引腳信號(hào)DEN（DataEnable）

數(shù)據(jù)允許，輸出、三態(tài)、低電平有效有效時(shí)，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來(lái)控制對(duì)數(shù)據(jù)總線的驅(qū)動(dòng)DT/R（DataTransmit/Receive）數(shù)據(jù)發(fā)送/接收，輸出、三態(tài)該信號(hào)表明當(dāng)前總線上數(shù)據(jù)的流向高電平時(shí)數(shù)據(jù)自CPU輸出（發(fā)送）低電平時(shí)數(shù)據(jù)輸入CPU（接收）最小模式引腳信號(hào)M/IO（InputandOutput/Memory）

I/O或存儲(chǔ)器訪問(wèn)，輸出、三態(tài)該引腳輸出高電平時(shí)，表示CPU將訪問(wèn)I/O端口，這時(shí)地址總線A15～A0提供16位I/O口地址該引腳輸出低電平時(shí)，表示CPU將訪問(wèn)存儲(chǔ)器，這時(shí)地址總線A19～A0提供20位存儲(chǔ)器地址最小模式引腳信號(hào)WR寫(xiě)信號(hào)，輸出信號(hào)。當(dāng)此信號(hào)有效時(shí)，表示CPU當(dāng)前正在進(jìn)行存儲(chǔ)器或IO寫(xiě)操作，具體到底為哪種寫(xiě)操作，則由M/IO信號(hào)決定。4.總線請(qǐng)求和響應(yīng)引腳HOLD總線保持（即總線請(qǐng)求），輸入、高電平有效有效時(shí)，表示總線請(qǐng)求設(shè)備向CPU申請(qǐng)占有總線該信號(hào)從有效回到無(wú)效時(shí)，表示總線請(qǐng)求設(shè)備對(duì)總線的使用已經(jīng)結(jié)束，通知CPU收回對(duì)總線的控制權(quán)DMA控制器等主控設(shè)備通過(guò)HOLD申請(qǐng)占用系統(tǒng)總線（通常由CPU控制）4.總線請(qǐng)求和響應(yīng)引腳（續(xù)1）HLDA（HOLDAcknowledge）總線保持響應(yīng)（即總線響應(yīng)），輸出、高電平有效有效時(shí)，表示CPU已響應(yīng)總線請(qǐng)求并已將總線釋放此時(shí)CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請(qǐng)求設(shè)備可以順利接管總線待到總線請(qǐng)求信號(hào)HOLD無(wú)效，總線響應(yīng)信號(hào)HLDA也轉(zhuǎn)為無(wú)效，CPU重新獲得總線控制權(quán)最小模式引腳信號(hào)MN/MX端接+5V

一個(gè)8284A時(shí)鐘發(fā)生器

三片8282或74LS373或74LS273作為地址鎖存器存儲(chǔ)器和外設(shè)較多時(shí)，要增加數(shù)據(jù)總線驅(qū)動(dòng)能力，需要2片8286/8287或74LS245作為總線收發(fā)器最小模式引腳信號(hào)最小系統(tǒng)中，信號(hào)M/IO，RD，WR組合起來(lái)決定了系統(tǒng)中數(shù)據(jù)傳輸?shù)姆绞?，具體如下表所示。

8284A和8086的連接8284A輸出的時(shí)鐘頻率均為振蕩源頻率的1/3。脈沖發(fā)生器作為振蕩源晶體振蕩器作為振蕩源最大模式QS1、QS0指令隊(duì)列狀態(tài)信號(hào)，輸出信號(hào)此兩個(gè)信號(hào)的組合提供前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，為8086對(duì)內(nèi)部指令隊(duì)列的跟蹤提供幫助。最大模式S2、S1、S0 總線周期狀態(tài)信號(hào)，輸出這些信號(hào)的組合指出當(dāng)前總線周期中進(jìn)行的數(shù)據(jù)傳輸類型。8288利用這些信號(hào)產(chǎn)生對(duì)存儲(chǔ)器和I/O接口的控制信號(hào)。S2可以看成是區(qū)分內(nèi)存?zhèn)鬏敽虸/O傳輸?shù)臉?biāo)志。S1可以看成是區(qū)分輸入操作和輸出的標(biāo)志。

最大模式最大模式LOCK總線封鎖信號(hào)，輸出。當(dāng)此信號(hào)有效時(shí)，系統(tǒng)中其他總線主部件不能占有總線。RQ/GT1，RQ/GT0總線請(qǐng)求信號(hào)，輸入；總線授權(quán)信號(hào)，輸出。此兩個(gè)信號(hào)可供CPU以外的兩個(gè)模塊用來(lái)發(fā)出使用總線的請(qǐng)求信號(hào)和接收CPU對(duì)總線的授權(quán)信號(hào)。都是雙向信號(hào)。三、8088的引腳與8086的不同之處*8088的指令隊(duì)列長(zhǎng)度為4個(gè)字節(jié)，隊(duì)列中出現(xiàn)1個(gè)空閑字節(jié)時(shí)，BIU自動(dòng)訪問(wèn)存儲(chǔ)器取指補(bǔ)充指令隊(duì)列；*8088的地址/數(shù)據(jù)復(fù)用線為8條，即AD7~AD0，訪問(wèn)1個(gè)字需兩個(gè)讀寫(xiě)周期；*8088中的存儲(chǔ)器/IO控制線為IO/M，與8086相反；*8086的引腳BHE/S7在8088中為SS0，與DT/R、IO/M一起決定最小模式中的總線周期操作。8086的操作和時(shí)序①系統(tǒng)的復(fù)位和啟動(dòng)操作；②暫停操作；③總線操作；④中斷操作；⑤最小模式下的總線保持；⑥最大模式下的總線請(qǐng)求/允許。系統(tǒng)的復(fù)位和啟動(dòng)操作CS=FFFFHIP＝0000H復(fù)位操作的時(shí)序。總線讀操作寫(xiě)操作時(shí)序補(bǔ)充：三態(tài)門(mén)和D觸發(fā)器三態(tài)門(mén)和以D觸發(fā)器形成的鎖存器是微機(jī)接口電路中最常使用的兩類邏輯電路三態(tài)門(mén)：功率放大、導(dǎo)通開(kāi)關(guān)器件共用總線時(shí)，一般使用三態(tài)電路：需要使用總線的時(shí)候打開(kāi)三態(tài)門(mén)；不使用的時(shí)候關(guān)閉三態(tài)門(mén)，使之處于高阻D觸發(fā)器：信號(hào)保持，也可用作導(dǎo)通開(kāi)關(guān)三態(tài)鎖存三態(tài)緩沖器（三態(tài)門(mén)）具有單向?qū)ê腿龖B(tài)的特性T為低平時(shí)：輸出為高阻抗（三態(tài)）T為高電平時(shí)：輸出為輸入的反相TAF表示反相或低電平有效TAFTAFTAF74LS244雙4位單向緩沖器分成4位的兩組每組的控制端連接在一起控制端低電平有效輸出與輸入同相每一位都是一個(gè)三態(tài)門(mén)，每4個(gè)三態(tài)門(mén)的控制端連接在一起雙向三態(tài)緩沖器具有雙向?qū)ê腿龖B(tài)的特性ABTOE*OE*＝0，導(dǎo)通T＝1A→BT＝0A←BOE*＝1，不導(dǎo)通Intel82868位雙向緩沖器控制端連接在一起，低電平有效可以雙向?qū)ㄝ敵雠c輸入同相OE*＝0，導(dǎo)通T＝1A→BT＝0A←BOE*＝1，不導(dǎo)通每一位都是一個(gè)雙向三態(tài)門(mén)，8位具有共同的控制端74LS2458位雙向緩沖器控制端連接在一起，低電平有效可以雙向?qū)ㄝ敵雠c輸入同相E*＝0，導(dǎo)通DIR＝1A→BDIR＝0A←BE*＝1，不導(dǎo)通74LS245與Intel8286功能一樣D觸發(fā)器DQCQ電平鎖存DQCQ上升沿鎖存電平鎖存：高電平通過(guò)，低電平鎖存上升沿鎖存：通常用負(fù)脈沖觸發(fā)鎖存負(fù)脈沖的上升沿DQCQSR帶有異步置位清零的電平控制的鎖存器74LS273具有異步清零的TTL上升沿鎖存器每一位都是一個(gè)D觸發(fā)器，8個(gè)D觸發(fā)器的控制端連接在一起三態(tài)緩沖鎖存器（三態(tài)鎖存器）TADQCB鎖存環(huán)節(jié)緩沖環(huán)節(jié)Intel8282具有三態(tài)輸出的TTL電平鎖存器STB電平鎖存引腳OE*輸出允許引腳每一位都是一個(gè)三態(tài)鎖存器，8個(gè)三態(tài)鎖存器的控制端連在一起74LS373具有三態(tài)輸出的TTL電平鎖存器LE電平鎖存引腳OE*輸出允許引腳74LS373與Intel8282功能一樣2.1.3最小模式的總線形成AD7～AD0A15～A8A19/S6～A16/S3+5V8088ALE8282STB系統(tǒng)總線信號(hào)A19～A16A15～A8A7～A0D7～D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*（1）20位地址總線的形成采用3個(gè)8282進(jìn)行鎖存和驅(qū)動(dòng)Intel8282是三態(tài)透明鎖存器，類似有Intel8283和通用數(shù)字集成電路芯片373三態(tài)輸出：輸出控制信號(hào)有效時(shí)，允許數(shù)據(jù)輸出；無(wú)效時(shí)，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化（2）8位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器8286進(jìn)行雙向驅(qū)動(dòng)

Intel8286是8位三態(tài)雙向緩沖器，類似功能的器件還有Intel8287、通用數(shù)字集成電路245等另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路244就是一個(gè)常用的雙4位三態(tài)單向緩沖器（3）系統(tǒng)控制信號(hào)的形成由8086引腳直接提供因?yàn)榛镜目刂菩盘?hào)8086引腳中都含有例如：IO/M*、WR*、RD*等其它信號(hào)的情況看詳圖2.1.4最大組態(tài)的引腳定義8086的數(shù)據(jù)/地址等引腳在最大組態(tài)與最小組態(tài)時(shí)相同有些控制信號(hào)不相同，主要是用于輸出操作編碼信號(hào)，由總線控制器8288譯碼產(chǎn)生系統(tǒng)控制信號(hào)：S2*、S1*、S0*——3個(gè)狀態(tài)信號(hào)LOCK*——總線封鎖信號(hào)QS1、QS0——指令隊(duì)列狀態(tài)信號(hào)RQ*/GT0*、RQ*/GT1*——2個(gè)總線請(qǐng)求/同意信號(hào)2.1.5最大組態(tài)的總線形成系統(tǒng)總線信號(hào)MEMR*MEMW*IOR*IOW*INTA*DMA應(yīng)答電路AENBRDAEN’*AEN*CENA19～A12A11～A8A7～A0D7～D0AD7～AD0A11～A8A19/S6～A16/S3A15～A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*～S0*S2*～S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA*⑴

系統(tǒng)地址總線采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器74LS244⑵

系統(tǒng)數(shù)據(jù)總線通過(guò)三態(tài)雙向緩沖器74LS245形成和驅(qū)動(dòng)⑶系統(tǒng)控制總線主要由總線控制器8288形成MEMR*、MEMW*、IOR*、IOW*、INTA*2.28086的總線時(shí)序時(shí)序（Timing）是指信號(hào)高低電平(有效或無(wú)效)變化及相互間的時(shí)間順序關(guān)系?？偩€時(shí)序描述CPU引腳如何實(shí)現(xiàn)總線操作CPU時(shí)序決定系統(tǒng)各部件間的同步和定時(shí)什么是總線操作？2.28086的總線時(shí)序（續(xù)1）總線操作是指CPU通過(guò)總線對(duì)外的各種操作8086的總線操作主要有：存儲(chǔ)器讀、I/O讀操作存儲(chǔ)器寫(xiě)、I/O寫(xiě)操作中斷響應(yīng)操作總線請(qǐng)求及響應(yīng)操作CPU正在進(jìn)行內(nèi)部操作、并不進(jìn)行實(shí)際對(duì)外操作的空閑狀態(tài)Ti描述總線操作的微處理器時(shí)序有三級(jí)：指令周期→總線周期→時(shí)鐘周期什么是指令、總線和時(shí)鐘周期？2.28086的總線時(shí)序（續(xù)2）指令周期是指一條指令經(jīng)取指、譯碼、讀寫(xiě)操作數(shù)到執(zhí)行完成的過(guò)程。若干總線周期組成一個(gè)指令周期總線周期是指CPU通過(guò)總線操作與外部（存儲(chǔ)器或I/O端口）進(jìn)行一次數(shù)據(jù)交換的過(guò)程8086的基本總線周期需要4個(gè)時(shí)鐘周期4個(gè)時(shí)鐘周期編號(hào)為T(mén)1、T2、T3和T4總線周期中的時(shí)鐘周期也被稱作“T狀態(tài)”時(shí)鐘周期的時(shí)間長(zhǎng)度就是時(shí)鐘頻率的倒數(shù)當(dāng)需要延長(zhǎng)總線周期時(shí)需要插入等待狀態(tài)Tw何時(shí)有總線周期？演示2.28086的總線時(shí)序（續(xù)3）任何指令的取指階段都需要存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼任何一條以存儲(chǔ)單元為源操作數(shù)的指令都將引起存儲(chǔ)器讀總線周期，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起存儲(chǔ)器寫(xiě)總線周期只有執(zhí)行IN指令才出現(xiàn)I/O讀總線周期，執(zhí)行OUT指令才出現(xiàn)I/O寫(xiě)總線周期CPU響應(yīng)可屏蔽中斷時(shí)生成中斷響應(yīng)總線周期如何實(shí)現(xiàn)同步？2.28086的總線時(shí)序（續(xù)4）總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵CPU總線周期采用同步時(shí)序：各部件都以系統(tǒng)時(shí)鐘信號(hào)為基準(zhǔn)當(dāng)相互不能配合時(shí)，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲(chǔ)器）CPU與外設(shè)接口常采用異步時(shí)序，它們通過(guò)應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作2.2.1最小組態(tài)的總線時(shí)序本節(jié)展開(kāi)微處理器最基本的4種總線周期存儲(chǔ)器讀總線周期存儲(chǔ)器寫(xiě)總線周期I/O讀總線周期I/O寫(xiě)總線周期存儲(chǔ)器寫(xiě)總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出20位存儲(chǔ)器地址A19～A0IO/M*輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號(hào)WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)——檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送I/O寫(xiě)總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數(shù)據(jù)0000S6～S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號(hào)WR*和數(shù)據(jù)D7～D0T3和Tw狀態(tài)——檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——完成數(shù)據(jù)傳送存儲(chǔ)器讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/M*RD*T1狀態(tài)——輸出20位存儲(chǔ)器地址A19～A0IO/M*輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號(hào)RD*T3和Tw狀態(tài)——檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送演示I/O讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數(shù)據(jù)S6～S3READY（高電平）IO/M*RD*0000T1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)——輸出控制信號(hào)RD*T3和Tw狀態(tài)——檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)——前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送插入等待狀態(tài)Tw同步時(shí)序通過(guò)插入等待狀態(tài)，來(lái)使速度差別較大的兩部分保持同步在讀寫(xiě)總線周期中，判斷是否插入Tw1.在T3的前沿檢測(cè)READY引腳是否有效2.如果READY無(wú)效，在T3和T4之間插入一個(gè)等效于T3的Tw，轉(zhuǎn)13.如果READY有效，執(zhí)行完該T狀態(tài)，進(jìn)入T4狀態(tài)演示2.2.2最大組態(tài)的寫(xiě)總線時(shí)序111110T4T3T2T1A15～A8A19～A16S6～S3由8288產(chǎn)生ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN寫(xiě)命令A(yù)D7～AD0A7～A0輸出數(shù)據(jù)DT/R*AMWTC*MWTC*2.2.2最大組態(tài)的讀總線時(shí)序111101A15～A8A19～A16S6～S3ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN由8288產(chǎn)生輸入數(shù)據(jù)A7～A0AD7～AD0T4T3T2T1DT/R*MRDC*2.3操作模式

80386以上的微處理器都有三種工作方式：1.實(shí)地址模式2.保護(hù)模式3.虛擬8086模式實(shí)模式

在處理器加電和復(fù)位的時(shí)候最先進(jìn)入的就是實(shí)模式實(shí)地址模式采用分段存儲(chǔ)方式，每段64K，物理地址由邏輯地址直接構(gòu)成存儲(chǔ)空間的最低的1KB存放了系統(tǒng)的中斷向量表地址為00000H～003FFH，其中存放了256個(gè)中斷向量的中斷服務(wù)程序的入口地址保護(hù)模式

80386以上的高級(jí)微處理器最經(jīng)常使用的模式，便于實(shí)現(xiàn)多任務(wù)，多用戶下的存儲(chǔ)管理采用段頁(yè)式管理，在將存儲(chǔ)空間分段的基礎(chǔ)上再分頁(yè)。其物理地址的形成是先由邏輯地址構(gòu)成線性地址，再由線性地址構(gòu)成物理地址

虛擬8086模式

虛擬8086模式只是為保護(hù)模式下的多任務(wù)操作中的一個(gè)DOS應(yīng)用程序建立的虛擬機(jī)，其實(shí)質(zhì)上還是運(yùn)行在保護(hù)模式下的，支持多任務(wù)處理其物理地址為20位，最大可尋址1MB，可在4GB空間內(nèi)浮動(dòng)。各種模式的轉(zhuǎn)換

2.4存儲(chǔ)管理

計(jì)算機(jī)中使用的存儲(chǔ)器一般容量都很大，因此需要使用一定的存儲(chǔ)