數(shù)字集成電路期末試卷A(含答案)

**工業(yè)大學(xué)/學(xué)年第一學(xué)期"數(shù)字電路和數(shù)字邏輯"期終考試試卷A**班級(jí)任課教師題序記分一二三四總評(píng)一、填空題〔本大題共10小題，每空格1分，共10分〕請(qǐng)?jiān)诿款}的空格中填上正確答案。錯(cuò)填、不填均無(wú)分。1．十進(jìn)制數(shù)〔68〕10對(duì)應(yīng)的二進(jìn)制數(shù)等于；2．描述組合邏輯電路邏輯功能的方法有真值表、邏輯函數(shù)、卡諾圖、邏輯電路圖、波形圖和硬件描述語(yǔ)言〔HDL〕法等，其中描述法是根底且最直接。3．4．圖1所示邏輯電路對(duì)應(yīng)的邏輯函數(shù)L等于。圖1圖2可以簡(jiǎn)化為。5．如圖2所示，當(dāng)輸入C是〔高電平，低電平〕時(shí)，。6．兩輸入端TTL與非門的輸出邏輯函數(shù)上負(fù)載后，輸出電壓將(增大，減小)。，當(dāng)A=B=1時(shí)，輸出低電平且VZ=0.3V，當(dāng)該與非門加7．Moore型時(shí)序電路和Mealy型時(shí)序電路相比，型電路的抗干擾能力更強(qiáng)。8．與同步時(shí)序電路相比，異步時(shí)序電路的最大缺陷是會(huì)產(chǎn)生狀態(tài)。9．JK觸發(fā)器的功能有置0、置1、保持和。10．現(xiàn)有容量為210×4位的SRAM2114，假設(shè)要將其容量擴(kuò)展成211×8位，則需要片這樣的RAM。二、選擇題〔本大題共10小題，每題2分，共20分〕在每題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多項(xiàng)選擇或未選均無(wú)分。11．十進(jìn)制數(shù)〔172〕10對(duì)應(yīng)的8421BCD編碼是?！尽緼．〔1111010〕8421BCDB．〔10111010〕8421BCDD．〔101110010〕8421BCDC．〔000101110010〕8421BCD12．邏輯函數(shù)包含個(gè)最小項(xiàng)。【】A．2B．3C．4D．5的電源電壓是+5V，不帶負(fù)載時(shí)輸出高電平電壓值等于+3.6V，輸出低電13．設(shè)標(biāo)準(zhǔn)TTL與非門平電壓值等于0.3V。當(dāng)輸入端A、B電壓值VA=0.3V，VB=3.6V和VA=VB=3.6V兩種情況下，輸出電壓值VZ分別為?！尽緼．5V，5VB．3.6V，3.6VD．0.3V，3.6VC．3.6V，0.3V14．圖3所示電路的輸出邏輯函數(shù)等于?！尽緼．ABCDB．AB+CDC．圖3D．圖415．圖4電路是由二進(jìn)制譯碼器組成的邏輯電路，輸出Z2等于?！尽緼．C．B．D．16．圖5所示所示時(shí)序電路中，實(shí)現(xiàn)的電路是?！尽俊尽?7．最能直觀反映時(shí)序電路狀態(tài)變化關(guān)系的是A．邏輯電路圖B．時(shí)序圖C．狀態(tài)真值表D．狀態(tài)轉(zhuǎn)移圖18．可以對(duì)脈沖波形整形的電路是〔A．施密特觸發(fā)器B．T觸發(fā)器C．多諧振蕩器D．譯碼器〕。【】19．同樣分辨率和時(shí)鐘脈沖下，并行比擬型A/D轉(zhuǎn)換器、逐次逼近型A/D轉(zhuǎn)換器和雙積分型A/D轉(zhuǎn)換器中完成一次模數(shù)轉(zhuǎn)換時(shí)間最長(zhǎng)的是轉(zhuǎn)換器?！尽緼．雙積分型B．逐次逼近型C．并行比擬型D．都一樣20．*十位D/A轉(zhuǎn)換器滿量程輸出電壓為5.115V，則當(dāng)輸入D=〔0100100000〕2時(shí)，輸出電壓為〔〕伏?！尽緼．5.115VB．1.44VC．2.34VD．0.44V三、分析題〔本大題共6小題，21-26每題6分，27小題12分，共48分〕21．邏輯函數(shù)Z〔A,B,C,D〕=∑m〔0,2,3,7,8,9〕+∑d〔10,11,12,13,14,15〕，求邏輯函數(shù)Z的最簡(jiǎn)“與或〞表達(dá)式。22．分析圖6所示電路輸出Z的最簡(jiǎn)與或邏輯函數(shù)表達(dá)式。圖623．圖7是用4選1數(shù)據(jù)選擇器設(shè)計(jì)的一個(gè)邏輯電路，試寫出輸出邏輯函數(shù)Z的最簡(jiǎn)與或表達(dá)式。表14選1數(shù)據(jù)選擇器功能表A1A0W×0011×0101100000D0D1D2D3圖724．設(shè)正邊沿D觸發(fā)器初態(tài)為0，試畫出圖8所示CP和輸入信號(hào)作用下觸發(fā)器Q端的波形。圖825．移位存放器CC40194功能如表2所示。設(shè)CC40194初態(tài)為Q3Q2Q1Q0＝0000，電路如圖9，試畫出十個(gè)以上CP脈沖作用下移位存放器的狀態(tài)轉(zhuǎn)移圖。圖9表2CC40194功能表輸入輸出S1S0DIRDILCPD0D1D2D3Q0Q1Q2Q3LHHHH×HLLH×HLHL×××A×××××B×↑×↑↑××××LLLLd0d1d2d3d0Q0d1d2d3Q3Q2××××××××××××Q1Q0Q2Q2Q1Q3AQ1B26．CMOS集成定時(shí)器555組成的電路如圖10所示，試問(wèn)：〔1〕說(shuō)出電路的名稱；〔2〕畫出vC和vO輸出電壓波形〔設(shè)輸入vI低電平寬度足夠窄〕。圖1027．*同步時(shí)序電路如圖11所示，試：〔1〕分析電路的狀態(tài)轉(zhuǎn)移圖，并要求給出詳細(xì)分析過(guò)程。〔2〕電路邏輯功能是什么，能否自啟動(dòng).〔3〕假設(shè)計(jì)數(shù)脈沖fCP頻率等于700Hz，從Q2端輸出時(shí)的脈沖頻率是多少"圖11四、設(shè)計(jì)題〔本大題共3小題，第28小題10分，第29小題12分，共22分〕28．如圖12所示，為一工業(yè)用水容器示意圖，圖中虛線表示水位，A、B、C電極被水浸沒(méi)時(shí)會(huì)有信號(hào)輸出，試用與非門構(gòu)成的電路來(lái)實(shí)現(xiàn)下述控制作用：水面在A、B間，為正常狀態(tài)，亮綠燈G；水面在B、C間或在A以上為異常