接口技術(shù) 第5章 存儲(chǔ)器系統(tǒng)

1第5章存儲(chǔ)器系統(tǒng)2第5章存儲(chǔ)器系統(tǒng)教學(xué)重點(diǎn)半導(dǎo)體存儲(chǔ)芯片的結(jié)構(gòu)半導(dǎo)體存儲(chǔ)芯片與CPU的連接3存儲(chǔ)器概述存儲(chǔ)器在馮·諾依曼體系結(jié)構(gòu)中的重要性馮·諾依曼機(jī)由運(yùn)算部件、控制部件、存儲(chǔ)部件、輸入部件、輸出部件五個(gè)部件組成采用二進(jìn)制計(jì)算，存儲(chǔ)程序并在程序控制下自動(dòng)執(zhí)行存儲(chǔ)系統(tǒng)容量越大越好速度較快越好價(jià)格（成本）越低越好當(dāng)前制造工藝的存儲(chǔ)器件：工作速度較快的存儲(chǔ)器，單位價(jià)格卻較高；容量較大的存儲(chǔ)器，雖然單位價(jià)格較低，但存取速度又較慢4存儲(chǔ)器的分類和評價(jià)指標(biāo)1、按讀寫方式分類隨機(jī)存取存儲(chǔ)器（RAM）：可以從任意位置進(jìn)行讀寫的存儲(chǔ)器，其讀寫時(shí)間與所處位置無關(guān)。（如半導(dǎo)體RAM）順序存取存儲(chǔ)器（SAM）：只能順序進(jìn)行讀寫的存儲(chǔ)器，其讀寫時(shí)間與所處位置密切相關(guān)。（如磁帶存儲(chǔ)器）直接存取存儲(chǔ)器（DAM）：它的尋道操作是隨機(jī)的，但尋道后要順序讀寫。由于它以存儲(chǔ)塊（扇區(qū)，一般為512B）為單位直接進(jìn)行數(shù)據(jù)交換，所以稱為直接存取存儲(chǔ)器或塊存儲(chǔ)設(shè)備。（如磁盤、光盤）52、按存儲(chǔ)介質(zhì)和工作原理分類半導(dǎo)體存儲(chǔ)器：以半導(dǎo)體集成電路為存儲(chǔ)介質(zhì)。如靜態(tài)RAM、動(dòng)態(tài)RAM和ROM芯片等。磁表面存儲(chǔ)器：以磁性材料為表面存儲(chǔ)介質(zhì)。如軟、硬磁盤存儲(chǔ)器、磁帶存儲(chǔ)器等。光表面存儲(chǔ)器：以光學(xué)材料為表面存儲(chǔ)介質(zhì)、以激光為讀寫手段。如CD-ROM、CD-RW、DVD-ROM、DVD-RW等光盤存儲(chǔ)設(shè)備或光盤閱讀設(shè)備。63、按存儲(chǔ)時(shí)效分類易失性存儲(chǔ)器：也稱為易揮發(fā)存儲(chǔ)器，只有加電才能維持其中的數(shù)據(jù)。如一般的半導(dǎo)體SRAM、DRAM芯片等。非易失存儲(chǔ)器：也稱為不揮發(fā)存儲(chǔ)器，其中的數(shù)據(jù)可以長期保存。如磁盤存儲(chǔ)器、半導(dǎo)體ROM、NVRAM（Non-VolatileRAM）等。74、按所處位置分類內(nèi)存：位于微機(jī)的主板或插板上，以存儲(chǔ)器的身份被訪問。早期曾用磁芯實(shí)現(xiàn)，現(xiàn)在用半導(dǎo)體集成電路芯片來實(shí)現(xiàn)。外存：以外部設(shè)備的形式存在并被訪問。在微機(jī)系統(tǒng)中主要指硬盤、軟盤、光盤等設(shè)備，也包括用半導(dǎo)體芯片構(gòu)成的半導(dǎo)體盤及各種移動(dòng)存儲(chǔ)裝置。85、存儲(chǔ)器的評價(jià)指標(biāo)（1）速度：針對不同的存儲(chǔ)器件和部件，該指標(biāo)有不同的表示方法。（2）容量：存儲(chǔ)器的容量用B、KB、MB、GB、TB、PB等進(jìn)行表示。（3）存儲(chǔ)成本：一般用每兆字節(jié)的價(jià)格來表示。存儲(chǔ)器主要用容量、速度和成本來評價(jià)

9存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)器課內(nèi)主要介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）10存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)CPU寄存器大容量輔助存儲(chǔ)器輔助存儲(chǔ)器主存儲(chǔ)器高速緩存①每位成本減少②容量增加③存取時(shí)間增加④處理器存取頻度減少解決容量、速度和價(jià)格矛盾的方法

11無論是微機(jī)大系統(tǒng)、還是微機(jī)小系統(tǒng)，無論是通用微機(jī)系統(tǒng)，還是嵌入式微機(jī)系統(tǒng)，都無一例外地要使用半導(dǎo)體存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器12半導(dǎo)體存儲(chǔ)器的分類按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失詳細(xì)分類，請看圖示13圖5.4半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）雙口RAM掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細(xì)展開，注意對比14讀寫存儲(chǔ)器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失15SDRAM簡介SDRAM是英文SynchronousDRAM的縮寫，譯成中文就是同步動(dòng)態(tài)存儲(chǔ)器的意思。SDRAM內(nèi)存技術(shù)同步動(dòng)態(tài)存儲(chǔ)器（SDRAM）是在現(xiàn)有的標(biāo)準(zhǔn)動(dòng)態(tài)存儲(chǔ)器中加入同步控制邏輯（一個(gè)狀態(tài)機(jī)），利用一個(gè)單一的系統(tǒng)時(shí)鐘同步所有的地址數(shù)據(jù)和控制信號。使用SDRAM不但能提高系統(tǒng)表現(xiàn)，還能簡化設(shè)計(jì)、提供高速的數(shù)據(jù)傳輸。在功能上，它類似常規(guī)的DRAM，且也需時(shí)鐘進(jìn)行刷新。

可以說，SDRAM是一種改善了結(jié)構(gòu)的增強(qiáng)型DRAM。16DDR簡介（一）DDR是

PC133之后的新標(biāo)準(zhǔn)，所謂

DDR(DoubleDataRate)是指雙倍的資料輸出量，所以效能是

PC133的二倍。DDR在每一個(gè)

Clock的上升緣(Rising)和下降緣(Falling)均輸出資料，不同于

PC100／PC133只在上升緣才輸出資料，所以

PC100／PC133的

SDRAM也稱為

SDR(SingalDataRate)。

DDRDIMMs與SDRAMDIMMs的物理元數(shù)相同，但兩側(cè)的線數(shù)不同，DDR應(yīng)用184pins，而SDRAM則應(yīng)用168pins，因此，DDR內(nèi)存不向后兼容SDRAM。17DDR簡介（二）DDR內(nèi)存模塊分為DDR1600及DDR2100兩種:DDR1600(又稱PC1600／DDR200)﹕是指符合DDR1600標(biāo)準(zhǔn)的內(nèi)存在100MHZ頻率下運(yùn)行可以得到200MHZ總線的頻寬。該標(biāo)準(zhǔn)的內(nèi)存只有64Bit，對于目前的PC系統(tǒng)而言，可提供1600MB／S的頻寬。DDR2100(又稱PC2100／DDR266)﹕是指在符合DDR2100準(zhǔn)的內(nèi)存在133MHZ頻率下運(yùn)行可以到266MHZ總線的頻寬，其傳輸速度最大能達(dá)到2100MB／S的頻寬。最新：DDR內(nèi)存模塊分為DDR4000：DDR4000(又稱PC4000／DDR500)﹕是指在符合DDR4000標(biāo)準(zhǔn)的內(nèi)存在250MHZ頻率下運(yùn)行可以到500MHZ總線的頻寬，其傳輸速度最大能達(dá)到4000MB／S的頻寬。18只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除19半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)緩沖DBOEWECS①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③

數(shù)據(jù)緩沖和讀寫控制邏輯選中存儲(chǔ)芯片，控制讀寫操作20①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)（字線數(shù)）

N：芯片的數(shù)據(jù)線根數(shù)（位線數(shù)）

示例21②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)22③數(shù)據(jù)緩沖和讀寫控制邏輯片選端CS*或CE*有效時(shí)，可以對該芯片進(jìn)行讀寫操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線寫WE*控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線23

1、存儲(chǔ)容量：由所能存放的字?jǐn)?shù)及字長的乘積來表示，

即存儲(chǔ)容量=字?jǐn)?shù)×字長。

如：8位微機(jī)內(nèi)存儲(chǔ)器的容量多為64K字節(jié)。即64K×8位，而16位微機(jī)內(nèi)存儲(chǔ)器的容量為640K×8或1M×8位。32位微機(jī)內(nèi)存儲(chǔ)容量多為8M，16M，32M，64M以及128M字節(jié)即8M×8，16M×8，32M×8，64M×8，128M×8等。2、存取速度：一般以存取時(shí)間和存取周期來描述。

存取時(shí)間：指從存取命令發(fā)出到操作完成所經(jīng)歷的時(shí)間。

存取周期：指兩次存儲(chǔ)器訪問所允許的最小時(shí)間間隔。8086----120ns80386---70ns奔騰----60nsMMX,PII----10～60ns半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)24

3、可靠性：指存儲(chǔ)器對電磁場及溫度等變化的抗干擾性。

平均無故障時(shí)間（MTBF，meantimebetweenfault）為幾千小時(shí)以上。

4、制作工藝：決定了存取速度、功耗、集成度等指標(biāo)。集成度：位／片功耗：mW/位（NMOS工藝）或uW/位（CMOS工藝）主要技術(shù)指標(biāo)（續(xù)）25隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM2114SRAM6264動(dòng)態(tài)RAMDRAM4116DRAM216426靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)一位二進(jìn)制數(shù)許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址27六管基本存儲(chǔ)電路，可存放一位二進(jìn)制信息。28通常可以簡化成一個(gè)存儲(chǔ)單元的的基本型：

字線用來選中存儲(chǔ)單元，位線用來讀出或?qū)懭霐?shù)據(jù)。29靜態(tài)RAM的結(jié)構(gòu)

30SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能31SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間32SRAM2114的寫周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSTW寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫信號有效時(shí)間TWC寫入周期兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間33SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615其余還有6116（2K×8）、62128（16K×8）62256（32K×8）……課程實(shí)驗(yàn)平臺(tái)使用了2片61c256（32kx8）構(gòu)成系統(tǒng)的64k基本內(nèi)存35動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對一行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址36

單管動(dòng)態(tài)RAM存儲(chǔ)電路

也可以簡化成和SRAM相同的基本形式（存儲(chǔ)單元的基本型）。37DRAM芯片4116存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816151413121110938DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號讀寫信號WE*讀有效數(shù)據(jù)從DOUT引腳輸出39DRAM4116的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址讀寫信號WE*寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元40DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元（共128個(gè)單元）的刷新沒有數(shù)據(jù)從輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新（PC/XT機(jī)要求2ms內(nèi)進(jìn)行128次刷新）41DRAM芯片2164存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110942只讀存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A43ROM通?？梢苑譃橐韵聨最悾阂?、掩模ROM掩模ROM的基本原理可用下圖給出的4×4MOSROM來說明。

元44在進(jìn)行讀操作時(shí)，根據(jù)地址碼A1A0狀態(tài)譯碼后，對應(yīng)字線為高電平，與該字線相連的MOS管導(dǎo)通，相應(yīng)位線為低電平，其它位線為高電平。

45二、可編程ROM(PROM)

可編程只讀存儲(chǔ)器（ProgrammableROM）的基本存儲(chǔ)電路為一個(gè)晶體管。晶體管的集電極接Vcc，它的基極連接行線（字線），發(fā)射極通過一個(gè)熔絲與列線（位線）相連。01熔斷46三、可編程可擦寫ROM(EPROM)

紫外線可擦除可編程的存儲(chǔ)器的基本存儲(chǔ)電路由一個(gè)浮置柵雪崩注入型MOS（FAMOS）管T2和一個(gè)普通MOS管T1串聯(lián)組成。其中FAMOS管作為存儲(chǔ)器件用，而另一個(gè)MOS管則作為地址選擇用，它的柵極受字線控制，漏極接位線并經(jīng)負(fù)載并接到VCC。

47（1）原始狀態(tài)（2）寫入數(shù)據(jù)（3）紫外線擦除（4）清除數(shù)據(jù)48四、可編程可電擦寫ROM(EEPROM)E2PROM的特點(diǎn)E2PROM（ElectricErasablePROM）即電可擦除可編程只讀存儲(chǔ)器，它突出的優(yōu)點(diǎn)是在線擦除和改寫，較新的E2PROM產(chǎn)品在寫入時(shí)能自動(dòng)完成擦除，且不需用專門的編程電源，可以直接使用系統(tǒng)的+5V電源。E2PROM既具有ROM的非易失性的優(yōu)點(diǎn)，又能像RAM一樣隨機(jī)地進(jìn)行讀寫，每個(gè)單元可重復(fù)進(jìn)行一百萬次以上的改寫，保留信息的時(shí)間長達(dá)10年以上，不存在EPROM在日光下信息緩慢丟失的問題。49EPROM頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫入信息050EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss51EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161552EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖53EEPROM用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線54EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120191817161555EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615典型的EPROM電路還有： 2716(2K×8)、2732(4K×8)、27128(16K×8)、27256(32K×8)典型的EEPROM電路有： 2816、2817、2864……課程實(shí)驗(yàn)平臺(tái)使用了2片w27c512（64kx8）EEPROM存放監(jiān)控程序等57FlashMemoryAT29C040A存儲(chǔ)結(jié)構(gòu)：512K×8有19個(gè)地址引腳A18～A08個(gè)數(shù)據(jù)引腳I/O7～I(xiàn)/O03個(gè)控制引腳片選CS*輸出允許OE*寫允許WE*扇區(qū)（256字節(jié)）擦寫查詢擦寫是否完成58高速緩沖存儲(chǔ)器接口

思路:在引入高速緩沖存儲(chǔ)器的系統(tǒng)中，內(nèi)存由兩級存儲(chǔ)構(gòu)成。一級是采用高速靜態(tài)RAM芯片組成的小容量存儲(chǔ)器，即Cache；另一級是用廉價(jià)的動(dòng)態(tài)RAM芯片組成的大容量主存儲(chǔ)器。程序運(yùn)行的所有信息存放在主存儲(chǔ)器內(nèi)，而高速緩沖存儲(chǔ)器中存放的是當(dāng)前使用最多的程序代碼和數(shù)據(jù)，即主存中部分內(nèi)容的副本。CPU訪問存儲(chǔ)器時(shí)，首先在Cache中尋找，若尋找成功，通常稱為“命中”，則直接對Cache操作；若尋找失敗，則對主存儲(chǔ)器進(jìn)行操作，并將有關(guān)內(nèi)容置入Cache。

引入Cache是存儲(chǔ)器速度與價(jià)格折衷的最佳方法。59CPU地址索引機(jī)構(gòu)置換控制器高速緩沖存儲(chǔ)器主存段（頁）地址高位地址低位地址地址總線數(shù)據(jù)總線Cache結(jié)構(gòu)框圖60圖中高速緩沖存儲(chǔ)器用于存入要訪問的內(nèi)容，即當(dāng)前訪問最多程序代碼和數(shù)據(jù)；地址索引機(jī)構(gòu)中存放著與高速緩沖存儲(chǔ)器內(nèi)容相關(guān)的高位地址，當(dāng)訪問高速緩沖存儲(chǔ)器命中時(shí)，用來和地址總線上的低位地址一起形成訪問緩沖存儲(chǔ)器地址；而置換控制器則按照一定的置換算法控制高速緩沖存儲(chǔ)器中內(nèi)容的更新。61一、地址映象方式1.全相聯(lián)映象方式

從主存中將信息調(diào)入緩沖存儲(chǔ)器通常是以“頁”為單位進(jìn)行的。為了準(zhǔn)確尋址，必須將調(diào)入頁的頁地址編碼全部存入地址索引機(jī)構(gòu)中。主存中的每一個(gè)字塊可映像到Cache任何一個(gè)字塊位置上

622直接映象方式

規(guī)定緩存中各頁只接收主存中相同頁號內(nèi)容的副本，即不同段中頁號相同的內(nèi)容只有一個(gè)能復(fù)制到緩存中去。這種映象的限制使對高速緩存的尋址變得相當(dāng)簡單，在地址索引機(jī)構(gòu)中只要存入地址的段號即可。每個(gè)主存地址映像到Cache中的一個(gè)指定地址的方式稱為直接映像。633分組相聯(lián)映象方式分組相聯(lián)映像將存儲(chǔ)空間分成若干組，各組之間是直接映像，而組內(nèi)各塊之間則是全相聯(lián)映像。二、地址索引機(jī)構(gòu)索引結(jié)構(gòu)一般采用按內(nèi)容存取的相聯(lián)存儲(chǔ)器（CAM）實(shí)現(xiàn)。64三、置換控制策略在Cache中，選擇置換策略追求的目標(biāo)是獲得最高的命中率。目前使用的策略有先進(jìn)先出（FIFO）策略和最近最少使用（LRU）策略。

FIFO策略選擇最早裝入高速緩存的頁作為被置換的頁。

LRU策略選擇CPU最近最少訪問的頁作為被替換的頁。Intel公司的80486微處理器的片內(nèi)Cache一般在1~16KB之間。有些具有RISC結(jié)構(gòu)的微處理器片內(nèi)Cache已達(dá)32KB。有的微機(jī)了為提高性能，除了片內(nèi)Cache之處，還增設(shè)一個(gè)片外的二級Cache，其容量一般在256KB以上。65虛擬存儲(chǔ)器簡介虛擬存儲(chǔ)器建立在“主存—輔存”層次，它能使計(jì)算機(jī)具有輔存的容量，接近于主存的速度存取，使程序員可以按比主存大得多的空間來編制程序，即按虛擬空間編址。從原理角度看，主存—輔存層次和Cache—主存層次有很多相似之處。它們采用的地址變換及映像方法和替換策略，從原理上看是相同的。66在采用磁盤作為輔助存儲(chǔ)器后，可以在存儲(chǔ)管理部件和操作系統(tǒng)的存儲(chǔ)管理軟件的支持下，使用戶獲得一個(gè)很大的編程空間，其容量大大超過真實(shí)的主存儲(chǔ)器。這個(gè)在用戶界面上看到的存儲(chǔ)器，被稱為虛擬存儲(chǔ)器（VirtualMemory），簡稱VM。這時(shí)用戶可以使用較長的地址編程，這種地址是面向程序的需要，而不必考慮程序?qū)碓谥鞔嬷械膶?shí)際位置，因而稱為邏輯地址，也稱為虛地址。CPU可以按虛地址訪問的空間甚至可達(dá)到整個(gè)輔存容量。67在計(jì)算機(jī)系統(tǒng)實(shí)際運(yùn)行中，所編程序和數(shù)據(jù)在操作系統(tǒng)管理下，先送入磁盤，然后操作系統(tǒng)將當(dāng)前即需運(yùn)行的部分調(diào)入內(nèi)存，供CPU操作，其余暫不運(yùn)行的部分留在磁盤中。隨程序執(zhí)行的需要，操作系統(tǒng)自動(dòng)按一定替換算法進(jìn)行調(diào)度，將當(dāng)前暫不運(yùn)行部分調(diào)回磁盤，將程序需要的模塊由磁盤調(diào)入主存。CPU執(zhí)行程序時(shí)，需將程序提供的虛地址變換為主存的實(shí)際地址（實(shí)地址、物理地址）。一般是先由存儲(chǔ)管理部件判斷該地址的內(nèi)容是否在主存中，若已調(diào)入主存，則通過地址變換機(jī)制將虛地址轉(zhuǎn)換為實(shí)地址，然后訪問主存的實(shí)際單元。若尚未調(diào)入主存，則通過缺頁中斷程序，以頁為單位調(diào)入或?qū)崿F(xiàn)主存內(nèi)容調(diào)換。6869半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口70存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫控制線存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”系統(tǒng)地址線的高位參與“片選”片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范圍（16進(jìn)制)A9~A0譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154存儲(chǔ)器的地址選擇全譯碼選擇方式部分譯碼選擇方式線性選擇方式(1)全譯碼選擇方式A15A14A13A16CBAG1LS138

2764A19A18A17A12～A0CEY6G2AG2BIO/M1C000H1DFFFH全0全100011100001110地址范圍A12~A0A19A18A17A16A15A14A13全譯碼：所有的系統(tǒng)地址線均參與對存儲(chǔ)單元的譯碼尋址，包括片內(nèi)譯碼：低位地址線對芯片內(nèi)各存儲(chǔ)單元的譯碼尋址片選譯碼：高位地址線對存儲(chǔ)芯片的譯碼尋址采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多(2)部分譯碼選擇方式138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAG1G2AG2BIO/MCECECECEY0Y1Y2Y3A19~A15A14~

A12A11~A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0~全1全0~全1全0~全1全0~全120000H~20FFFH21000H~21FFFH22000H~22FFFH23000H~23FFFH部分譯碼：只有部分高位地址線參與對存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對應(yīng)多個(gè)地址(地址重復(fù)），需要選取一個(gè)可用地址可簡化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)（3）線性選擇方式A14A12～A0A13(1)2764(2)2764

CECEA19~

A15A14A13A12~A0一個(gè)可用地址12××××××××××1001全0~全1全0~全104000H~05FFFH02000H~03FFFHA14A13不能同時(shí)為0線選譯碼：只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)會(huì)出現(xiàn)地址重復(fù)（一個(gè)存儲(chǔ)單元對應(yīng)多個(gè)存儲(chǔ)地址）78片選端譯碼小結(jié)在系統(tǒng)中，存儲(chǔ)芯片的片選控制端主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用內(nèi)存的擴(kuò)展位擴(kuò)展

增加字長（每個(gè)存儲(chǔ)單元的位數(shù)）字?jǐn)U展增加存儲(chǔ)器容量（存儲(chǔ)單元數(shù)）存儲(chǔ)器的數(shù)據(jù)線及控制線的連接位擴(kuò)展若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡稱“位擴(kuò)展”2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個(gè)整體常被稱為“芯片組”位

擴(kuò)

展字?jǐn)U展存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量，也就是擴(kuò)充了主存儲(chǔ)器地址范圍這種擴(kuò)充簡稱為“地址擴(kuò)展”或“字?jǐn)U展”進(jìn)行“地址擴(kuò)展”，需要利用存儲(chǔ)芯片的片選端對多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址這個(gè)尋址方法，主要通過將存儲(chǔ)芯片的片選端與譯碼器的輸出端相關(guān)聯(lián)來實(shí)現(xiàn)地址擴(kuò)充（字?jǐn)U展）片選端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（2）A9～A0D7～D0CE譯碼器000000000000000000011K×8（1）舉例存儲(chǔ)器設(shè)計(jì)系統(tǒng)連線圖為：思考題：

1、若將6264的片選信號接入Y4、Y5端，地址將如何

變化？2、將A16、A17的或門改為與非門，地址又如何變化？AY0BY1CY2G1Y3G2AY4G2BY574LS138Y6Y7A11A12A13A14

&A19……A15RAMROM○A10~A0例:寫出下圖中RAM和ROM各自的存儲(chǔ)容量以及地址范圍A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0RAM1111110100101010101010101010101ROM1111111100101010101010101010101RAM=211=2KROM=211=2KRAM:FD000H|FD7FFHR0M:FF000H|FF7FFH1＃1110000010101010101010101010101012#111000101010101010101010101010101A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A08K×88K×8例：寫出y0*~y7*分別被譯中時(shí)的地址范圍D15~D8例：用1K×8的RAM芯片構(gòu)成4KB的存儲(chǔ)器,安排在64K空間的最低位置,共16根地址線,則4K芯片占用的地址空間如下，畫連線圖。1＃000000010101010101010101012＃000001010101010101010101013＃000010010101010101010101014＃00001101010101010101010101A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01#:0000~03FFH2#:0400~07FFH3#:0800~0BFFH4#:0C00~0FFFH例：用4K×8的EPROM芯片2732,8K×8的RAM芯片6264,譯碼器74LS138構(gòu)成8K字的ROM和8K字RAM的存儲(chǔ)器系統(tǒng),地址從00000H開始,連續(xù),系統(tǒng)配置為最小模式。圖確定擴(kuò)展方式：EPROM:字?jǐn)U展、位擴(kuò)展；RAM:位擴(kuò)展計(jì)算所需芯片個(gè)數(shù)：

EPROM=（要求容量×字長）/（芯片容量×字長）=（8K×16）/（4K×8）=4RAM=（要求容量×字長）/（芯片容量×字長）=（8K×16）/（8K×8）=2地址分配：

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01#EPROM1:00000H~01FFEHEPROM2:00001H~01FFFH2#EPROM3:02000H~03FFEHEPROM4:02001H~03FFFH3#SRAM1:04000H~07FFEHSRAM2:04001H~07FFFHEPROM:4K×8→8K×16RAM:8K×8→8K×16EPROM10000000000000000000000000001111111111110EPROM20000000000000000000100000001111111111111EPROM30000001000000000000000000011111111111110EPROM40000001000000000000100000011111111111111RAM10000010000000000000000000111111111111110RAM20000010000000000000100000111111111111111片內(nèi)地址線：EPROM＝4K=212,A12~A1，A13二次譯碼

RAM＝8K=213,A13~A1片選地址線（譯碼器輸入端）:A16~A14

剩余地址線：A19~A17→G2A確定譯碼器控制端的連線:確定譯碼器輸出與芯片組的連接控制信號的連接例：用4K×8的EPROM芯片2732,8K×8的RAM芯片6264,譯碼器74LS138構(gòu)成8K字的ROM和8K字RAM的存儲(chǔ)器系統(tǒng),地址從00000H開始,連續(xù),系統(tǒng)配置為最小模式。圖確定擴(kuò)展方式：EPROM:字?jǐn)U展、位擴(kuò)展；RAM:位擴(kuò)展計(jì)算所需芯片個(gè)數(shù)：

EPROM=（要求容量×字長）/（芯片容量×字長）=（8K×16）/（4K×8）=4RAM=（要求容量×字長）/（芯片容量×字長）=（8K×16）/（8K×8）=2地址分配：

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01#EPROM1:00000H~01FFEHEPROM2:00001H~01FFFH2#EPROM3:02000H~03FFEHEPROM4:02001H~03FFFH3#SRAM1:04000H~07FFEHSRAM2:04001H~07FFFHEPROM:4K×8→8K×16RAM:8K×8→8K×16EPROM10000000000000000000000000001111111111110EPROM20000000000000000000100000001111111111111EPROM30000001000000000000000000011111111111110EPROM40000001000000000000100000011111111111111RAM10000010000000000000000000111111111111110RAM20000010000000000000100000111111111111111片內(nèi)地址線：EPROM＝4K=212,A12~A1，A13二次譯碼

RAM＝8K=213,A13~A1片選地址線（譯碼器輸入端）:A16~A14

剩余地址線：A19~A17→G2A確定譯碼器控制端的連線:確定譯碼器輸出與芯片組的連接控制信號的連接A17A18A19+CECE&&A0BHE存儲(chǔ)器空間的分配和使用擴(kuò)展內(nèi)存XMSFFFFFH64K高端內(nèi)存HMAC8000HROM擴(kuò)展、系統(tǒng)BIOS地址384KB上位存儲(chǔ)器（UM）C0000HVGABIOSB8000H彩色字符模式視頻緩沖區(qū)B0000H單色字符模式視頻緩沖區(qū)A0000H圖形模式視頻緩沖區(qū)可用空間640KB主存儲(chǔ)器臨時(shí)程序區(qū)

TPA系統(tǒng)程序（DOS的駐留部分、驅(qū)動(dòng)程序等）00500HDOS數(shù)據(jù)區(qū)00400HBIOS數(shù)據(jù)區(qū)00000H中斷向量表DOS操作系統(tǒng)的內(nèi)存安排控制信號的連接M*/IORD*、WR*ALE、DENREADY、WAITDT/R*9899存儲(chǔ)芯片的讀寫控制芯片OE*與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫命令線相連當(dāng)芯片被選中、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片100存儲(chǔ)芯片與CPU的配合存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問題：CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合101總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來加以鎖存和驅(qū)動(dòng)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)102時(shí)序配合分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求如果不能滿足：考慮更換芯片總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)接口任務(wù)用二片61C256靜態(tài)RAM構(gòu)成系統(tǒng)的64K基本內(nèi)存，存放用戶程序/數(shù)據(jù)，地址范圍為00000H-0FFFFH。用二片W27C512EEPROM（64K），EP1存放監(jiān)控程序，地址范圍F0000H－FFFFFH104*8086的16位存儲(chǔ)器接口數(shù)據(jù)總線為16位，但存儲(chǔ)器按字節(jié)進(jìn)行編址用兩個(gè)8位的存儲(chǔ)體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產(chǎn)生？如何連接？1058086的16位存儲(chǔ)器接口讀寫數(shù)據(jù)有以下幾種情況：讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)讀寫從奇地址開始的8位的數(shù)據(jù)8086讀寫16位數(shù)據(jù)的特點(diǎn)：讀16位數(shù)據(jù)時(shí)會(huì)讀兩次，每次8位。讀高字節(jié)時(shí)BHE*=0，A0=1；讀低字節(jié)時(shí)BHE*=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時(shí)一次寫入。BHE*和A0同時(shí)為0同時(shí)使用全部數(shù)據(jù)線D15～D01068086的16位存儲(chǔ)器接口兩種譯碼方法獨(dú)立的存儲(chǔ)體譯碼器每個(gè)存儲(chǔ)體用一個(gè)譯碼器；缺點(diǎn)：電路復(fù)雜，使用器件多。獨(dú)立的存儲(chǔ)體寫選通譯碼器共用，但為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的寫控制信號但無需為每個(gè)存儲(chǔ)體產(chǎn)生獨(dú)立的讀信號，因?yàn)?086每次僅讀1字節(jié)。對于字，8086會(huì)連續(xù)讀2次。電路簡單，節(jié)省器件。1071）獨(dú)立的存儲(chǔ)體譯碼器D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS*Y0*Y7*Y0*Y7*CBAA19A18A17CBAA19A18A17CS*G1G2A*G2B*G1G2A*G2B*OE*WE*OE*WE*MEMR*MEMW*BHE*A0VccVcc注意這些信號線的連接方法MEMW#信號同時(shí)有效，但只有一個(gè)存儲(chǔ)體被選中讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？1082）獨(dú)立的存儲(chǔ)體寫選通D15-D9D8-D0高位存儲(chǔ)體(奇數(shù)地址)低位存儲(chǔ)體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS*Y0*Y7*CBAA19A18A17CS*G1G2A*G2B*OE*WE*OE*WE*MEMR*BHE*A0VccGNDMEMW*≥1≥1每個(gè)存儲(chǔ)體用不同的讀控制信號讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？109例題：用2片62256（32KX8RAM）組成8086系統(tǒng)中的64KX8RAM。在8086系統(tǒng)中偶地址單元中數(shù)據(jù)由數(shù)據(jù)總線低8位傳送，奇地址單元中數(shù)據(jù)由數(shù)據(jù)總線的高8位傳送。奇偶地址數(shù)據(jù)存取分別由BHE和A0控制。110111112說明：1、地址信號A0~A19和BHE是8086CPU經(jīng)鎖存器8282或74LS373鎖存后產(chǎn)生的信號。2、數(shù)據(jù)總線D0~D15是8086CPU的AD0~AD15經(jīng)8286或74LS245緩沖后產(chǎn)生的信號。3、MEMR和MEMW在小模式下由8086CPU的M/IO和RD,WR信號產(chǎn)生，在大模式下由8288產(chǎn)生。4、IC0為偶地址存儲(chǔ)器，其數(shù)據(jù)由數(shù)據(jù)總線低8位傳輸。IC1為奇地址存儲(chǔ)器，其數(shù)據(jù)由數(shù)據(jù)總線高8位傳輸。由A0和BHE控制寫信號實(shí)現(xiàn)奇偶地址讀寫。