版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
六十秒倒計時一、分化設(shè)計要求二、設(shè)計計劃路線三、軟件設(shè)計四、調(diào)試五、實現(xiàn)一、分化設(shè)計要求1、實現(xiàn)數(shù)碼管連續(xù)顯示數(shù)字2、實現(xiàn)在數(shù)碼管上顯示組合003、在數(shù)碼管上逆序顯示00至59這60種組合4、實現(xiàn)60種組合每秒鐘按相應(yīng)數(shù)字顯示5、由于硬件要求是數(shù)碼管所有相同段并聯(lián),所以要求利用計數(shù)分時掃描的方法二、設(shè)計計劃路線1、采用層次性設(shè)計中自頂向下混合設(shè)計。釋義:所謂自頂向下的設(shè)計方法,是指設(shè)計電子系統(tǒng)先從系統(tǒng)最抽象的層次出發(fā),作高層次仿真,經(jīng)過仿真驗證后再經(jīng)整體規(guī)劃(FloorPlanning)將系統(tǒng)行為操作分為多個子系統(tǒng)。由剛才的設(shè)計要求可知我們需要譯碼輸出模塊,以顯示數(shù)不斷變化的數(shù)字,并需要計數(shù)器產(chǎn)生60種相對于譯碼器的輸入信號,我們這里采用減計數(shù)器模塊,計數(shù)器需要1Hz脈沖,所以要有3MHz轉(zhuǎn)1Hz的分頻器計數(shù)分時掃描模塊由于以下硬件電路的接法,所以采用計數(shù)分時,即用計數(shù)器的不同計數(shù)區(qū)段來區(qū)分每一顯示位的顯示,要求每位顯示時間小于24分之1秒,這樣在視覺上可以達(dá)到組數(shù)碼管同時顯示不同的數(shù);(利用視覺暫留)3、軟件設(shè)計LIBRARYieee;USEieee.std_logic_1164.all;useieee.std_logic_unsigned.all;--EntityDeclarationENTITYcounter60IS --{{ALTERA_IO_BEGIN}}DONOTREMOVETHISLINE! PORT ( reset:INSTD_LOGIC; en:INSTD_LOGIC; clk1h:INSTD_LOGIC; q:OUTSTD_LOGIC_VECTOR(5downto0) ); --{{ALTERA_IO_END}}DONOTREMOVETHISLINE!
ENDcounter60;減計數(shù)器模塊ARCHITECTUREcounter60_architectureOFcounter60ISsignalq1:STD_LOGIC_VECTOR(5downto0);
BEGINprocess(clk1h,en,reset)beginifen='1'thenif(clk1h'eventandclk1h='1')then
ifq1>0thenq1<=q1-1;elseq1<="111011";endif;endif;
endif;endprocess;q<=q1;ENDcounter60_architecture;LIBRARYieee;USEieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;--EntityDeclarationENTITYfpqIS PORT ( clk3m:INSTD_LOGIC; clk1:OUTSTD_LOGIC );
ENDfpq;ARCHITECTUREfpq_architectureOFfpqIS signalfp1:std_logic; signaltout:integerrange0to30000;signaltout1:integerrange0to100;signaltout2:std_logic;
BEGINprocess(clk3m)beginif(clk3m'eventandclk3m='1')theniftout>=29999thentout<=0;elsetout<=tout+1;endif;iftout<=14999thentout2<='1';elsetout2<='0';endif;endif;endprocess;process(tout2)beginif(tout2'eventandtout2='1')theniftout1>=99thentout1<=0;elsetout1<=tout1+1;endif;iftout1<=49thenfp1<='1';elsefp1<='0';
endif;endif;endprocess;clk1<=fp1;ENDfpq_architecture;分頻器模塊LIBRARYieee;USEieee.std_logic_1164.all;useieee.std_logic_unsigned.all;--EntityDeclarationENTITYjishu1000IS --{{ALTERA_IO_BEGIN}}DONOTREMOVETHISLINE! PORT ( rst:INSTD_LOGIC; clk100m:INSTD_LOGIC; kai:INSTD_LOGIC; s:OUTSTD_LOGIC_VECTOR(9downto0) ); --{{ALTERA_IO_END}}DONOTREMOVETHISLINE!
ENDjishu1000;--ArchitectureBodyARCHITECTUREjishu1000_architectureOFjishu1000IS
signals1:std_logic_vector(9downto0);
BEGINprocess(clk100m,rst,kai)beginifkai='1'then
ifclk100m'eventandclk100m='1'thenifs1<"0100000000"thens1<=s1+1;elses1<="0000000000";endif;endif;endif;endprocess;s<=s1;ENDjishu1000_architecture;加計數(shù)器LIBRARYieee;USEieee.std_logic_1164.all;useieee.std_logic_unsigned.all;ENTITYyimaIS PORT ( i:INSTD_LOGIC_VECTOR(5downto0); de:OUTSTD_LOGIC_VECTOR(6downto0); rj:outSTD_LOGIC; rj60:outstd_logic; jishu100:inSTD_LOGIC_VECTOR(9downto0);
dig:OUTSTD_LOGIC_VECTOR(1downto0) );
ENDyima;ARCHITECTUREyima_architectureOFyimaISsignalrj1:STD_LOGIC;signalr:std_logic;beginprocess(i,jishu100)begincaseiiswhen"111011"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")then
de<="0010000";dig<="10";--9endif;endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5endif;when"111010"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")thende<="0000000";dig<="10";--8endif;endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5endif;when"111001"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")thende<="1111000";dig<="10";--7endif;
when"110111"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")thende<="0010010";dig<="10";--5endif;endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5endif;
when"110110"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")thende<="0011001";dig<="10";--4endif;endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5
endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5endif;when"111000"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")thende<="0000010";dig<="10";--6endif;endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5endif;
when"110101"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")thende<="0110000";dig<="10";--3endif;endif;if(jishu100<="0010000000")thende<="0010010";dig<="01";--5endif;when"110100"=>if(jishu100>="0010000000")thenif(jishu100<="0100000000")then
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 商業(yè)保密協(xié)議書合同七篇
- 頸部血管損傷病因介紹
- 隱匿性腎小球腎炎病因介紹
- 輸尿管狹窄病因介紹
- (范文)滾塑模具項目立項報告
- (2024)陶瓷膜系列產(chǎn)品生產(chǎn)建設(shè)項目可行性研究報告(一)
- (2024)PVC新型裝飾膜生產(chǎn)線項目可行性研究報告建議書立項(一)
- 廣東省普通高中2024屆高三合格性考試模擬沖刺數(shù)學(xué)試題(二)(原卷版)-A4
- 2023年厚、薄膜混合集成電路及消費類電路項目融資計劃書
- 智慧文旅行業(yè)解決方案全集
- 浙江省杭州市2024年中考英語真題(含答案)
- 北京市朝陽區(qū)2022屆高三一模數(shù)學(xué)試題 附解析
- 2024年國家公務(wù)員考試《行測》真題卷(行政執(zhí)法)答案和解析
- 干股股份合作簡單協(xié)議書范本(35篇)
- 中央2024年中國合格評定國家認(rèn)可中心招聘筆試歷年參考題庫解題思路附帶答案詳解
- 趣味英語與翻譯學(xué)習(xí)通超星期末考試答案章節(jié)答案2024年
- 【課件】Unit+7+Happy+Birthday!+Section+B課件人教版(2024)七年級英語上冊
- 2022年《數(shù)據(jù)結(jié)構(gòu)(本)》形考任務(wù)實踐活動3
- 2024年新課標(biāo)全國高考Ⅰ卷(英語)科目(真題卷+答案詳解版)(含聽力)
- 惠州市2024年四年級數(shù)學(xué)第一學(xué)期期末聯(lián)考試題含解析
- 數(shù)字孿生水利項目建設(shè)可行性研究報告
評論
0/150
提交評論