第14章 TMS320LF240X 硬件系統(tǒng)設計

第14章TMS320LF240x硬件系統(tǒng)設計

14.1DSP硬件系統(tǒng)設計的一般步驟14.23.3V和5V混合邏輯系統(tǒng)設計14.3電源轉(zhuǎn)換電路設計14.4時鐘及復位電路設計14.5外部數(shù)據(jù)存儲器和程序存儲器的擴展14.6實現(xiàn)片選的基本方法14.7JTAG仿真接口設計14.8總線驅(qū)動及I/O接口電路擴充設計14.9DSP的串行通信接口技術14.10DSP與A/D、D/A的接口14.1

DSP硬件系統(tǒng)設計的一般步驟根據(jù)系統(tǒng)要求選擇合適的DSP芯片

從DSP芯片的運算速度、運算精度、DSP芯片所提供的片內(nèi)資源、芯片的開發(fā)工具及開發(fā)難易程度、芯片的功耗、芯片的封裝、質(zhì)量標準、供貨情況、生命周期等幾個方面考慮。

根據(jù)系統(tǒng)要求選擇外圍芯片

如復位芯片、電源轉(zhuǎn)換芯片、存儲器、時鐘芯片等。盡量選擇市場上的主流和常用芯片?？紤]電平兼容問題

LF240x/240xADSP的工作電壓3.3V，但很多外圍芯片的工作電壓是5V。因此要考慮3.3V和5V電平兼容問題。

設計電原理圖采用Protel等軟件進行電原理圖設計，如有必要應對原理圖進行仿真。設計印制電路板圖（PCB）

在完成PCB的設計進行制板以前，如有必要還要對PCB設計進行仿真，用以完成對信號完整性、電磁干擾、熱仿真等的功能檢驗。

14.23.3V和5V混合邏輯系統(tǒng)設計

1．各種電平轉(zhuǎn)換標準圖14-15VCMOS、5VTTL和3.3VTTL開關電平標準2．3.3V器件與5V器件接口3.3V器件與5V器件接口的四類情況：1）2）3）4）14.3電源轉(zhuǎn)換電路設計

常用電源轉(zhuǎn)換芯片見表14-1。型號規(guī)格備注TPS767D318PWP1.8V3.3V1A雙電壓輸出3.3/1.8VTPS767D301PWPAdj（1.5-5.5V）3.3V1A雙電壓輸出3.3V/可調(diào)TPS7133Q3.3V0.5A單電壓輸出3.3VTPS7233Q3.3V0.25A單電壓輸出3.3VTPS73333.3V0.5A單電壓輸出3.3V表14-1常用電源芯片磁珠圖14-35V-3.3V轉(zhuǎn)換電路實例以TPS7333為例給出電源轉(zhuǎn)換設計電路，如圖14-3所示。其輸入電壓5V，輸出3.3V，輸出最大電流500mA。

14.4時鐘及復位電路設計1．時鐘電路設計時鐘電路設計需要考慮以下問題：（1）頻率：即系統(tǒng)工作的時鐘頻率。（2）信號電平：是5V還是3.3V，是TTL電平還是CMOS電平等。（3）時鐘的沿特性：上升沿和下降沿的時間。（4）驅(qū)動能力：考慮整個系統(tǒng)中需要時鐘的器件數(shù)目。（5）有源晶振還是無源晶體：有源晶振驅(qū)動能力比較強，頻率范圍也很寬，在1Hz-400MHz之間。無源晶體的優(yōu)點是價格便宜，但是驅(qū)動能力比較差，而且頻率范圍也比較?。ㄒ话阍?0kHz-60MHz）。圖14-4外部振蕩器時鐘輸入電路實例（有源晶振）2．復位電路設計TMS320LF240x/240xA系列DSP為低電平復位。一般來說，有兩種復位電路的設計方法：專用芯片和

RC電路法。專用芯片復位電路實例如圖14-5。RC電路設計的復位電路圖實例如圖14-6。圖14-5專用芯片復位電路實例圖14-6RC電路設計的復位電路圖實例

14.5外部數(shù)據(jù)存儲器和程序存儲器的擴展

圖14-7給出了240x/240xA與外部程序存儲器的接口電路圖，DSP的地址線、數(shù)據(jù)線與程序存儲器的地址線、數(shù)據(jù)線直接相連，利用PS*信號選通外部程序存儲器，并用信RD*信號請求從外部程序存儲器讀數(shù)據(jù)。圖14-8給出了240x/240xA與外部數(shù)據(jù)存儲器的接口電路圖，DSP的地址線、數(shù)據(jù)線與數(shù)據(jù)存儲器的地址線、數(shù)據(jù)線直接相連，利用DS*信號選通外部數(shù)據(jù)存儲器，用RD*信號請求從外部數(shù)據(jù)存儲器讀數(shù)據(jù)，用WE*信號向外部數(shù)據(jù)存儲器寫數(shù)據(jù)。仿真調(diào)試階段需用一片仿真RAM作為臨時的程序存儲器，仿真前將程序載入仿真RAM中，然后就可以進行單步執(zhí)行、設置斷點、全速執(zhí)行等調(diào)試操作。仿真RAM電路見圖14-9。

圖14-9仿真RAM電路14.6實現(xiàn)片選的基本方法DSP對外部功能器件的片選方法有兩種：線選法和譯碼選通法。一般使用通用譯碼器74LSl38、74LSl39和74LS154等對DSP的低位地址線進行譯碼，如圖14-10所示。

圖14-10I/O口空間的譯碼電路圖注1：腳6沒有連接，而且應該把雙排針連接器的該針腳去掉，仿真器的DSP連接器通常用此腳進行定位。注2：TDI、TCK、TMS、EMU0、EMU1引腳最好接上拉電阻，TRST*引腳最好接下拉電阻。圖14-11JTAG仿真接口設計14.7JTAG仿真接口設計對DSP的仿真調(diào)試和程序燒寫均通過JTAG接口進行。圖14-11給出了LF240x/240xA的JTAG仿真接口電路。

14.8總線驅(qū)動及I/O接口電路擴充設計14.8.1總線驅(qū)動電路在總線負載較重的情況，應使用總線緩沖器增強驅(qū)動能力。如圖14-12所示。圖中的74LVTH245還具有電平轉(zhuǎn)換的功能。

圖14-12總線驅(qū)動電路14.8.2I/O接口電路擴充設計I/O口（輸入/輸出口）是DSP應用系統(tǒng)中不可缺少的組成部分。外擴I/O口的方法主要有兩種：一種是采用TTL電路或CMOS電路的三態(tài)緩沖器、觸發(fā)器和鎖存器等構成簡單I/O口。另一種是采用通用I/O集成芯片或可編程邏輯器件構成外部I/O口。在進行簡單I/O接口電路的設計時，一般應遵循“輸入三態(tài)、輸出鎖存”與總線相連的設計原則，即輸入口可使用三態(tài)緩沖器或帶有三態(tài)輸出的鎖存器，而輸出口只能使用鎖存器，否則將無法保留所送信號。14.9DSP的串行通信接口技術14.9.1各種標準串行通信接口表14-7各種串行接口性能比較

RS-232CRS-422ARS-485功能全雙工全雙工半雙工傳輸方式單端差分差分最大速率20kbit/s10Mbit/s10Mbit/s最大距離15m1200m1200m抗干擾能力弱強強常用接口芯片MAX232MAX3232MAX491MAX48514.9.2PC機與DSP的點對點的串行通信接口使用MAX3232實現(xiàn)TTL/RS-232C之間的電平轉(zhuǎn)換電路，如圖14-14所示。。

圖14-14TTL/RS-232C電平轉(zhuǎn)換電路

PC機RS-232/RS-422轉(zhuǎn)換器RS-232電平RS-422A電平TTL電平DSP422/TTL電平轉(zhuǎn)換圖14-15基于RS-422A的串行通信連接框圖PC機RS-232/RS-485轉(zhuǎn)換器RS-232電平RS-485電平TTL電平DSP485/TTL電平轉(zhuǎn)換圖14-16基于RS-485的串行通信連接框圖為了提高串行通訊的可靠性，增大串行通訊的距離，可采用RS-422A、RS-485等標準來實現(xiàn)PC機與DSP之間的串行通訊?；赗S-422A的串行通信連接框圖如圖14-15所示，基于RS-485的串行通信連接框圖則如圖14-16所示。14.10.1DSP與A/D的接口LF240x/240xADSP內(nèi)部具有10位A/D轉(zhuǎn)換模塊，其輸入范圍為0-3.3V，轉(zhuǎn)換速度為375ns。這對于一般的應用場合已經(jīng)可以滿足要求，但對于需要高精度或高速模數(shù)轉(zhuǎn)換的場合，就需要外擴A/D。DSP與AD7864的接口框圖如圖14-19所示。

14.10.2DSP與D/A的接口LF240x/240xADSP內(nèi)部沒有D/A轉(zhuǎn)換模塊,如需將數(shù)字量轉(zhuǎn)換成模擬量就應外接數(shù)模轉(zhuǎn)換器（DAC）。圖14-22給出了DSP與DAC7625的接口電路圖。

圖14-22DSP與DAC7625的接口電路圖