計(jì)算機(jī)組成原理41-43

第4章存儲(chǔ)子系統(tǒng)本章需解決的主要問(wèn)題：（1）存儲(chǔ)器如何存儲(chǔ)信息？（2）在實(shí)際應(yīng)用中如何用存儲(chǔ)芯片組成具有一定容量的存儲(chǔ)器？1.存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)2.存儲(chǔ)信息的原理（動(dòng)態(tài)RAM、靜態(tài)RAM、ROM）3.存儲(chǔ)系統(tǒng)的組織的角度，討論1）存儲(chǔ)器的邏輯設(shè)計(jì)2）主存與CPU的連接3）DRAM的刷新4.磁表面存儲(chǔ)器5.光存儲(chǔ)器6.提高存儲(chǔ)器系統(tǒng)性能的措施4.1概述一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

存儲(chǔ)系統(tǒng)：容量大、速度快和成本低CPUCache

主存

外存但在同樣技術(shù)條件下三者往往相互制約、相互矛盾，難以同時(shí)滿足高速度、大容量、低成本的要求。因此，在一個(gè)存儲(chǔ)系統(tǒng)常采用幾種不同的存儲(chǔ)器，構(gòu)成多級(jí)存儲(chǔ)體系，滿足系統(tǒng)的要求。4.1概述一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

高低小大快慢輔存寄存器緩存主存磁盤(pán)光盤(pán)磁帶光盤(pán)磁帶速度容量?jī)r(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系CPUCPU主機(jī)4.1概述一、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存10ns20ns200nsms（速度）（容量）1、主存儲(chǔ)器（內(nèi)存）主要存放CPU當(dāng)前使用的程序和數(shù)據(jù)。速度快容量有限2、輔助存儲(chǔ)器（外存）存放大量的后備程序和數(shù)據(jù)。速度較慢容量大3、高速緩沖存儲(chǔ)器Cache存放CPU在當(dāng)前一小段時(shí)間內(nèi)多次使用的程序和數(shù)據(jù)。速度很快容量?。?）主存的基本組成存儲(chǔ)體驅(qū)動(dòng)器譯碼器MAR控制電路讀寫(xiě)電路MDR....................地址總線數(shù)據(jù)總線讀寫(xiě)1、主存儲(chǔ)器（內(nèi)存）（2）主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫(xiě)1、主存儲(chǔ)器（內(nèi)存）（3）基本概念1）位：二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ)信息的最小單位。2）存儲(chǔ)字：一個(gè)二進(jìn)制數(shù)由若干位組成，當(dāng)這個(gè)二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí)，這個(gè)數(shù)稱為存儲(chǔ)字。3）存儲(chǔ)單元：存放存儲(chǔ)字或存儲(chǔ)字節(jié)的主存空間。4）地址：存儲(chǔ)單元的編號(hào)稱為地址。

5）地址編排方案：存儲(chǔ)單元是CPU對(duì)主存可訪問(wèn)操作的最小存儲(chǔ)單位。CPU訪存時(shí)有字節(jié)編址和字編址兩種。1、主存儲(chǔ)器（內(nèi)存）二、物理存儲(chǔ)器和虛擬存儲(chǔ)器主存-外存層次為虛擬存儲(chǔ)提供條件。增大容量。將主存空間與部分外存空間組成邏輯地址空間；CPU

主存

外存CPU主存外存用戶使用邏輯地址空間編程；操作系統(tǒng)進(jìn)行有關(guān)程序調(diào)度、存儲(chǔ)空間分配、地址轉(zhuǎn)換等工作。三、存儲(chǔ)器的分類1.物理存儲(chǔ)機(jī)制（存儲(chǔ)介質(zhì)）（1）半導(dǎo)體存儲(chǔ)器利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息（SRAM靜態(tài)存儲(chǔ)器）。依靠電容存儲(chǔ)電荷存儲(chǔ)信息（DRAM動(dòng)態(tài)存儲(chǔ)器）。作主存、高速緩存。（2）磁表面存儲(chǔ)器容量大，長(zhǎng)期保存信息，（3）光盤(pán)存儲(chǔ)器利用磁層上不同方向的磁化區(qū)域表示信息。速度慢。非破壞性讀出，作外存。速度慢。利用光斑的有無(wú)表示信息。容量很大，非破壞性讀出，長(zhǎng)期保存信息，作外存。2.存取方式隨機(jī)存?。嚎砂吹刂吩L問(wèn)存儲(chǔ)器中的任一單元，（1）隨機(jī)存取存儲(chǔ)器訪問(wèn)時(shí)間與單元地址無(wú)關(guān)。RAM:MROM：可讀可寫(xiě)ROM:只讀不寫(xiě)PROM：用戶不能編程用戶可一次編程EPROM：

用戶可多次編程EEPROM：用戶可多次編程存取周期或讀/寫(xiě)周期（ns）速度指標(biāo)：總線周期時(shí)鐘周期的若干倍作主存、高速緩存。SRAM:DRAM:（2）順序存取存儲(chǔ)器（SAM）訪問(wèn)時(shí)讀/寫(xiě)部件按順序查找目標(biāo)地址，訪問(wèn)時(shí)間與數(shù)據(jù)位置有關(guān)。等待操作平均等待時(shí)間讀/寫(xiě)操作兩步操作速度指標(biāo)（ms）數(shù)據(jù)傳輸率（字節(jié)/秒）（3）直接存取存儲(chǔ)器（DAM）訪問(wèn)時(shí)讀/寫(xiě)部件先直接指向一個(gè)小區(qū)域，再在該區(qū)域內(nèi)順序查找。訪問(wèn)時(shí)間與數(shù)據(jù)位置有關(guān)。三步操作定位（尋道）操作等待（旋轉(zhuǎn)）操作讀/寫(xiě)操作速度指標(biāo)平均定位（平均尋道）時(shí)間平均等待（平均旋轉(zhuǎn)）時(shí)間數(shù)據(jù)傳輸率（ms）（ms）（位/秒）（1）主存儲(chǔ)器（內(nèi)存）（2）輔助存儲(chǔ)器（外存）（3）高速緩沖存儲(chǔ)器Cache3、主存儲(chǔ)器在系統(tǒng)的位置(2)存儲(chǔ)速度四、存儲(chǔ)器系統(tǒng)的關(guān)鍵特性(1)存儲(chǔ)容量(3)存儲(chǔ)器的帶寬或數(shù)據(jù)傳輸率主存存放二進(jìn)制代碼的總數(shù)量

讀出時(shí)間寫(xiě)入時(shí)間存儲(chǔ)器的訪問(wèn)時(shí)間

存取時(shí)間TA存取周期TM

讀周期寫(xiě)周期

連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（讀或?qū)懀┧璧淖钚￠g隔時(shí)間

位/秒4.2半導(dǎo)體存儲(chǔ)原理與存儲(chǔ)芯片工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)MOS動(dòng)態(tài)MOS存儲(chǔ)信息原理靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM（雙極型、靜態(tài)MOS型）：

依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。（動(dòng)態(tài)MOS型）：

依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。（靜態(tài)MOS除外）二、靜態(tài)RAM芯片（SRAM）1.靜態(tài)MOS存儲(chǔ)單元1）組成T1、T3：MOS反相器Vcc觸發(fā)器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門(mén)管ZZ：字線，選擇存儲(chǔ)單元位線，完成讀/寫(xiě)操作WWW、W：2）定義“0”：T1導(dǎo)通，T2截止；“1”：T1截止，T2導(dǎo)通。（3）工作T5、T6Z：加高電平，高、低電平，寫(xiě)0/1。（4）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。VccT3T1T4T2T5T6ZWW導(dǎo)通，選中該單元。寫(xiě)入：在W、W上分別加讀出：根據(jù)W、W上有無(wú)電流，讀0/1。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。靜態(tài)單元是非破壞性讀出，讀出后不需重寫(xiě)。地址端：（2）內(nèi)部尋址邏輯2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫(xiě)使能WE=0寫(xiě)=1讀電源、地尋址空間1K，存儲(chǔ)矩陣分為4個(gè)位平面，每面1K×1位。2.SRAM存儲(chǔ)芯片例.SRAM芯片2114（1K×4位）（1）外特性X0每面矩陣排成64行×16列。

行譯碼6位行地址X63

列譯碼Y0Y15Xi

讀/寫(xiě)線路YiWWWW4位列地址64×1664×1664×1664×161K1K1K1K芯片容量半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫(xiě)電路1K×4位16K×1位8K×8位片選線讀/寫(xiě)控制線地址線……數(shù)據(jù)線……地址線（單向）數(shù)據(jù)線（雙向）104141138（1）地址線是單向的，其數(shù)目與存儲(chǔ)器芯片的容量（單元數(shù)）有關(guān)。（2）數(shù)據(jù)線是雙向的，其數(shù)目與存儲(chǔ)器芯片的數(shù)據(jù)位數(shù)有關(guān)。（3）控制線主要有讀/寫(xiě)控制線和片選信號(hào)線兩種。讀/寫(xiě)控制線決定芯片的讀/寫(xiě)操作，片選控制線決定存儲(chǔ)器芯片是否被選中（DRAM芯片多采用地址復(fù)用技術(shù)。分時(shí)接收CPU發(fā)送的行地址和列地址）。三、動(dòng)態(tài)MOS存儲(chǔ)單元與存儲(chǔ)芯片1.四管MOS單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門(mén)管Z：字線位線W、W：（2）定義“0”：T1導(dǎo)通，T2截止“1”：T1截止，T2導(dǎo)通T1T2T3T4ZWWC1C2（C1有電荷，C2無(wú)電荷）；（C1無(wú)電荷，C2有電荷）。1.四管MOS單元（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。（4）保持T1T2T3T4ZWWC1C2寫(xiě)入：在W、W上分別加高、低電平，寫(xiě)1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無(wú)電流，高電平，斷開(kāi)充電回路，讀1/0。Z：加低電平，需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），∴稱動(dòng)態(tài)。四管單元是非破壞性讀出，讀出過(guò)程即實(shí)現(xiàn)刷新。2.單管MOS單元（1）組成C：記憶單元CWZTT：控制門(mén)管Z：字線W：位線（2）定義（4）保持寫(xiě)入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫(xiě)1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開(kāi)充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫(xiě)?！?”：C無(wú)電荷，電平V0（低）“1”：C有電荷，電平V1（高）（3）工作Z加高電平，T導(dǎo)通，地址端：2164（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫(xiě)使能WE=0寫(xiě)=1讀電源、地空閑/刷新DiWERASA0A2A1Vcc分時(shí)復(fù)用，提供16位地址。Do（出）行地址選通RAS列地址選通CAS：=0時(shí)A7～A0為行地址高8位地址：=0時(shí)A7～A0為列地址低8位地址1腳未用，或在新型號(hào)中用于片內(nèi)自動(dòng)刷新。3.DRAM存儲(chǔ)芯片外特性：例.DRAM芯片2164（64K×1位）

動(dòng)態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲(chǔ)原理集成度功耗價(jià)格速度刷新電容觸發(fā)器高低小大低高慢快有無(wú)主存緩存三、半導(dǎo)體只讀存儲(chǔ)器芯片

掩模型只讀存儲(chǔ)器MROM

可編程只讀存儲(chǔ)器PROM分類可重編程只讀存儲(chǔ)器EPROM

電擦除可編程只讀存儲(chǔ)器EEPROM

閃速存儲(chǔ)器FlashMemory

1.掩模型只讀存儲(chǔ)器MROMMROM芯片出廠時(shí)，已經(jīng)寫(xiě)入信息，不能改寫(xiě)。

2.可編程只讀存儲(chǔ)器PROMPROM芯片出廠時(shí)，內(nèi)容為全0，用戶可用專用PROM寫(xiě)入器將信息寫(xiě)入，一但寫(xiě)入不能改寫(xiě)（即只能寫(xiě)入一次）,所以又稱一次型可編程只讀存儲(chǔ)器。

3.可重編程只讀存儲(chǔ)器EPROM

可多次改寫(xiě)紫外線擦除（有一石英窗口，改寫(xiě)時(shí)要將其置于一定波長(zhǎng)的紫外線燈下，照射一定時(shí)間全部擦除，時(shí)間長(zhǎng)10分鐘）

EPROM存在兩個(gè)問(wèn)題:A.用紫外線燈的擦除時(shí)間長(zhǎng).B.只能整片擦除,不能改寫(xiě)個(gè)別單元或個(gè)別位

4.電擦除可編程只讀存儲(chǔ)器EEPROM

可多次改寫(xiě)字擦除方式數(shù)據(jù)塊擦除

5.閃速存儲(chǔ)器(FlashMemory)又稱快擦存儲(chǔ)器是在EEPROM基礎(chǔ)上發(fā)展起來(lái)的新型電可擦可編程的非易失性存儲(chǔ)器特點(diǎn)：高密度/非易失性/讀/寫(xiě),兼有RAM和

ROM的特點(diǎn)。但它只能整片擦除，可代替軟盤(pán)和硬盤(pán)。擦寫(xiě)次數(shù)可達(dá)10萬(wàn)次以上。讀取時(shí)間小于10ns。

如何用半導(dǎo)體存儲(chǔ)芯片（SRAM、DRAM、ROM）組成一個(gè)實(shí)際的存儲(chǔ)器。主存容量小時(shí)，采用SRAM；主存容量大時(shí)，采用DRAM；主存固化區(qū)，采用ROM。

主存的組織涉及：1.M的邏輯設(shè)計(jì)2.動(dòng)態(tài)M的刷新3.主存與CPU的連接4.主存的校驗(yàn)

4.3主存儲(chǔ)器組織

存儲(chǔ)器與CPU的連接：地址線的連接，數(shù)據(jù)線的連接，控制線的連接1.驅(qū)動(dòng)能力2.存儲(chǔ)器芯片類型選擇3.存儲(chǔ)器芯片與CPU的時(shí)序配合4.存儲(chǔ)器的地址分配和片選譯碼5.行選信號(hào)與列選信號(hào)的產(chǎn)生一、主存儲(chǔ)器設(shè)計(jì)的一般原則二、主存儲(chǔ)器邏輯設(shè)計(jì)1.存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲(chǔ)字長(zhǎng)）用2片1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器10根地址線8根數(shù)據(jù)線DD????D0479AA0???21142114CSWE二、主存儲(chǔ)器邏輯設(shè)計(jì)(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用2片1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線1K

×

8位1K

×

8位D7D0?????????????????WEA1A0???A9CS0A10

1CS1二、主存儲(chǔ)器邏輯設(shè)計(jì)(3)字、位擴(kuò)展用8片1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................1K×41K×41K×41K×41K×41K×41K×41K×4二、主存儲(chǔ)器邏輯設(shè)計(jì)需解決：芯片的選用、例1.用2114（1K×4）SRAM芯片組成容量為4K×8的存儲(chǔ)器。地址總線A15～A0,雙向數(shù)據(jù)總線D7～D0,讀/寫(xiě)信號(hào)線R/W。給出芯片地址分配與片選邏輯,并畫(huà)出M框圖。1.計(jì)算芯片數(shù)（1）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。地址分配與片選邏輯、信號(hào)線的連接。2片1K×4

1K×8

4組1K×8

4K×8

8片存儲(chǔ)器尋址邏輯2.地址分配與片選邏輯（2）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。4片1K×4

4K×4

2組4K×4

4K×8

8片芯片內(nèi)的尋址芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲(chǔ)空間分配：4KB存儲(chǔ)器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12A11A10A9……A0A11～A0000

……

0任意值001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1片選芯片地址低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號(hào)片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A103.連接方式（1）擴(kuò)展位數(shù)41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴(kuò)展單元數(shù)（3）連接控制線（4）形成片選邏輯電路片選信號(hào)產(chǎn)生的方式：1）線選：所謂線選方式就是任取一根存儲(chǔ)器內(nèi)部尋址線以外的其它地址線為選片線。2）部分譯碼：取部分存儲(chǔ)器內(nèi)部尋址線以外的其它地址線，通過(guò)地址譯碼器產(chǎn)生選片信號(hào)。3）全譯碼：取全部存儲(chǔ)器內(nèi)部尋址線以外的其它地址線，通過(guò)地址譯碼器產(chǎn)生選片信號(hào)。

片選信號(hào)產(chǎn)生的方式（全譯碼）

片選輸入編碼輸入輸出E3E2E1CBAY7~Y010000011111110（僅Y0有效）00111111101（僅Y1有效）01011111011（僅Y2有效）01111110111（僅Y3有效）10011101111（僅Y4有效）10111011111（僅Y5有效）11010111111（僅Y6有效）11101111111（僅Y7有效）非上述情況×××11111111（全無(wú)效）E3CBAE1E2Y0Y774LS138Y1Y0E3CBAE1E2Y1Y2Y3A10例1（擴(kuò)展）：片選信號(hào)采用全譯碼，假設(shè)

4K×8的存儲(chǔ)器地址范圍：0000H～0FFFH

A15A14A13A12A11A10A9……A0

0000000

…..

0片選芯片地址A11A12A13A14A15CS0CS1CS2CS3

0000001

…..

1

0000010

…..

0

0000011

…..

1

0000100

…..

0

0000101

…..

1

0000110

…..

0

0000111

…..

1問(wèn)題1：假設(shè)

A15直接接E3，存儲(chǔ)器地址范圍？1K×8位1K×8位1K×8位1K×8位問(wèn)題2：假設(shè)

4K×8的存儲(chǔ)器地址范圍：7000H～7FFFH，

如何連接？

例2.某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～1FFFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。(1)計(jì)算芯片數(shù)(2)給出地址分配和片選邏輯(3)畫(huà)出連接圖（全譯碼）。（1）計(jì)算容量和芯片數(shù)ROM區(qū)：2KB單元數(shù)=末地址-首地址+1=07FFH-0000H+1=800H=2K容量=2KB芯片數(shù)=2KB/2KB=1RAM區(qū)：3KB單元數(shù)=末地址-首地址+1=1FFFH-0800H+1=1800H=6K容量=6KB芯片數(shù)=6KB/2KB=3（2）地址分配與片選邏輯A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

000101

……

1

000010……0

000100

……

08KB需13位地址尋址：ROMA12～A064KB2K2K2K2KRAM低位地址分配給芯片，高位地址形成片選邏輯。

芯片

芯片地址片選信號(hào)片選邏輯(部分譯碼)2K2KA10～A0A10～A0CS0CS1A12A11A12A11

000111

……

1

000110

……

02K2KA10～A0A10～A0CS2CS3A12A11A12A11全譯碼：A15A14A13為全0（3)畫(huà)出連接圖

2K×8811

2K×8811

2K×8811

2K×8811A10~A0D7~D0R/WCS3CS0CS1CS2

ROM

RAM

RAM

RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5V例2.某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～1FFFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。(1)計(jì)算芯片數(shù)(2)給出地址分配和片選邏輯(3)畫(huà)出連接圖（全譯碼）。（1）計(jì)算容量和芯片數(shù)ROM區(qū)：2KB單元數(shù)=末地址-首地址+1=07FFH-0000H+1=800H=2K容量=2KB芯片數(shù)=2KB/2KB=1RAM區(qū)：6KB單元數(shù)=末地址-首地址+1=1FFFH-0800H+1=1800H=6K容量=6KB芯片數(shù)=6KB/1KB=6（2）地址分配與片選邏輯A15A14A13A12A11A10A9…A0000000……0000001……1

0000101……

1

000010

0……

08KB需13位地址尋址：ROMA12～A0RAM低位地址分配給芯片，高位地址形成片選邏輯。

芯片

芯片地址片選信號(hào)片選邏輯（部分譯碼）2K1KA10～A0A9～A0CS0CS1A12A11

000111

1……

1

000111

0……

01KA9～A0CS6A12A11A10A12A11A10全譯碼：A15A14A13為全064KB…2K1K1K1K

0000111……

1

0000110……

01KA9～A0CS2A12A11A10（3)畫(huà)出連接圖

2K×8811

……

1K×8810

1K×8810A10~A0D7~D0R/WCS0CS1CS2

ROM

RAM

RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10CS3CS4

CS5CS6

如果選用RAM芯片為2114（1KX4/片）?A10A10A10A10A10（3)畫(huà)出連接圖(選用RAM芯片為2114)Y0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10A10A10A10A10A10

2K×8811

……10A10~A0D7~D0R/WCS0CS1CS2

ROMCS3CS4

CS5CS6

1K×44

RAM

1K×4

RAM410

1K×44

RAM

1K×4

RAM4例3.某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。1.計(jì)算容量和芯片數(shù)ROM區(qū)：2KB單元數(shù)=(末地址-首地址)+1=07FFH-0000H+1=800H=2K容量=2KB芯片數(shù)=2KB/2KB=1RAM區(qū)：3KB單元數(shù)=(末地址-首地址)+1=13FFH-0800H+1=C00H=3K容量=3KB芯片數(shù):2KB(1片),1KB(1片)

存儲(chǔ)空間分配：2.地址分配與片選邏輯先安排大容量芯片（低地址），再安排小容量芯片。A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

0001001…1

000010……0

0001000…05KB需13位地址尋址：ROMA12～A064KB1K2K2KRAM低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號(hào)片選邏輯2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A11A10A15A14A13為全0例4.用64K×8的RAM芯片和32K×16的ROM芯片組成256K×16的存儲(chǔ)器，地址范圍：00000H～3FFFFH，其中ROM區(qū)：10000H～1FFFFH，其余為RAM區(qū)的地址。1.地址線、數(shù)據(jù)線各多少根（或MAR、MDR多少位）？2.RAM、ROM芯片各多少片？解：1.256K×16=218×16；地址線18根、數(shù)據(jù)線16根2.ROM的單元數(shù):(1FFFFH-10000H+1)=64KROM的容量為：64K×16，

ROM的芯片數(shù)：64K×16/32K×16=2；RAM的容量為：192K×16（256K-64K=192K），RAM的芯片數(shù)：64K×16/64K×8=2；三、主存的外部連接方式

1.系統(tǒng)的結(jié)構(gòu)模式(1)最小系統(tǒng)模式53當(dāng)系統(tǒng)要求存儲(chǔ)器容量不大時(shí)，可以把數(shù)據(jù)總線DB、地址總線AB、控制總線CB的部分直接與存儲(chǔ)芯片相連。如圖4-24(a)。三、主存的外部連接方式

1.系統(tǒng)的結(jié)構(gòu)模式(2)較大系統(tǒng)模式當(dāng)系統(tǒng)要求存儲(chǔ)器容量較大時(shí)，需要有專門(mén)的接口芯片實(shí)現(xiàn)與存儲(chǔ)器芯片的連接。例如地址鎖存器、數(shù)據(jù)緩沖器、總線控制器形成總線，存儲(chǔ)器芯片就掛到總線上。如圖4-24(b)。三、主存的外部連接方式

1.系統(tǒng)的結(jié)構(gòu)模式(3)專用存儲(chǔ)總線模式CPU北橋芯片內(nèi)存AGP/PCIECPU類型內(nèi)存類型主頻前端總線等支持南橋芯片USB鍵盤(pán)接口等前端總線動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。五、存儲(chǔ)器的刷新與校驗(yàn)1.動(dòng)態(tài)存儲(chǔ)器刷新定期向電容補(bǔ)充電荷刷新2.最大刷新間隔在此期間，必須對(duì)所有動(dòng)態(tài)單元刷新一遍。各動(dòng)態(tài)芯片可同時(shí)刷新，片內(nèi)按行刷新2ms3.刷新方法（按行讀）。刷新一行所用的時(shí)間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對(duì)主存的訪問(wèn)由CPU提供行、列地址，隨機(jī)訪問(wèn)。CPU訪存：動(dòng)態(tài)芯片刷新：

由刷新地址計(jì)數(shù)器提供行地址，定時(shí)刷新。2ms內(nèi)集中安排所有刷新周期。4.刷新周期的安排方式(刷新方式)死區(qū)用在實(shí)時(shí)要求不高的場(chǎng)合。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。2ms（3）異步刷新例.各刷新周期分散安排在2ms內(nèi)。用在大多數(shù)計(jì)算機(jī)中。每隔一段時(shí)間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請(qǐng)求，刷新一行；2毫秒內(nèi)刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請(qǐng)求刷新請(qǐng)求（DMA請(qǐng)求）（DMA請(qǐng)求）有效信息位+1位校驗(yàn)位校驗(yàn)碼（1）

奇偶校驗(yàn)

如：偶校驗(yàn)檢測(cè)依據(jù)（編碼規(guī)則）：碼距d=2通過(guò)統(tǒng)計(jì)校驗(yàn)碼中1的個(gè)數(shù)是否為偶數(shù)來(lái)查錯(cuò)。1011001

0

可檢測(cè)一位錯(cuò)，

約定校驗(yàn)碼中1的個(gè)數(shù)為奇數(shù)/偶數(shù)。1011011

1

不能糾錯(cuò)。

用于主存校驗(yàn)。

（2）

ECC校驗(yàn)5、主存儲(chǔ)器的校驗(yàn)2.P272某半導(dǎo)體存儲(chǔ)器容量8K×8，可選用SRAM芯片容量為2K×4/片。地址總線A15～A0,雙向數(shù)據(jù)總線D7～D0,讀/寫(xiě)信號(hào)線R/W。請(qǐng)?jiān)O(shè)計(jì)畫(huà)出該存儲(chǔ)器邏輯圖，并注明地址分配與片選邏輯式及片選信號(hào)的極性。（1）芯片數(shù)=8K×8/2K×4=8（2）地址分配與片選邏輯64KB2K×42K×42K×42K×42K×42K×42K×42K×4需13位地址尋址：8KBA15…A13A12A11A9……A0A12～A00…000

0

……

0任意值0…000

1

……

10…001

1

……

10…010

1

……

10…001

0

……

00…010

0

……

00…011

0

……

00…011

1

……

1片選芯片地址低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號(hào)片選邏輯1K1K1K1KA10～A0A10～A0A10～A0A10～A0CS0CS1CS2CS3A15A14A13A12A11A15A14A13A12A11A15A14A13A12A11A15A14A13A12A11P272某半導(dǎo)體存儲(chǔ)器14KB，0000H～1FFFH為ROM區(qū)，2000H～37FFH為RAM區(qū)，地址總線A15～A0（低）。數(shù)據(jù)總線D7～D0,讀/寫(xiě)信號(hào)線R/W。選用EPROM芯片（4KB/片）；選用RAM芯片（2K×4/片）。5.1.計(jì)算容量、芯片數(shù)ROM區(qū)容量：（1FFFH-0000H+1）=2000H（8K）；芯片數(shù)=8KB/4KB=2(片)RAM區(qū)容量：（37FFH-2000H+1）=1800H（6K）；芯片數(shù)=6KB/2K×4=6(片)2.各芯片（組）的地址范圍與地址線3.各芯片（組）片選邏輯式4.存儲(chǔ)器的邏輯圖A15A14A13A12A11A10…A00

000

0

……

0(0000H)0

000

1

……

1(0FFFH)0

001

1

……

1(1FFFH)0

01001…

1(27FFH)0

001

0

……

0(1000H)0

0100

0…

0(2000H）0

01010…

0(2800H)0

0101

1…

1(2FFFH)片選芯片地址

芯片組芯片地址

片選信號(hào)

片選邏輯0-4K1-4K2-2K3-2KA11～A0A11～A0A10～A0A10～A0CS0CS1CS2CS3A15A14A13A12A15A14A13A12A15A14A13A12A11A15A14A13A12A112K×42K×42K×42K×44K×84K×8需14位地址尋址14KBA13～A02K×42K×40

01100…

0(3000H)0

01101…

1(37FFH)4-2KA10～A0CS4A15A14A13A12A11（3)畫(huà)出存儲(chǔ)芯片邏輯圖

4K×8812

……

4K×8812

2K×4411A11~A0D7~D0R/WCS0CS1CS2

ROM

ROM

RAMY0E3CBAE1E2Y1Y2Y3A12A13A14A15GNDVccA11A11CS3

2K×4

RAM4

2K×4411

RAM

2K×4

RAM4CS4A11實(shí)驗(yàn)一

運(yùn)算器實(shí)驗(yàn)（2學(xué)時(shí)）

時(shí)間:9周（周一）下午8、9節(jié)實(shí)驗(yàn)二

存儲(chǔ)器實(shí)驗(yàn)（4學(xué)時(shí)）

時(shí)間:11周（周一）晚上6:30-9:30

實(shí)驗(yàn)三

系統(tǒng)總線與總線接口實(shí)驗(yàn)（4學(xué)時(shí)）

時(shí)間:12周（周一）晚上6:30-9:30

實(shí)驗(yàn)四

微程序控制器實(shí)驗(yàn)（2學(xué)時(shí)）

時(shí)間:13周（周一）下午8、9節(jié)實(shí)驗(yàn)五

CPU與簡(jiǎn)單模型機(jī)設(shè)計(jì)實(shí)驗(yàn)（4學(xué)時(shí)）

時(shí)間:14周（周一）晚上6:30-9:30

P272(修改)某半導(dǎo)體存儲(chǔ)器16KB，0000H～1FFFH為ROM區(qū)，2000H～3FFFH為RAM區(qū)，地址總線A15～A0（低）。數(shù)據(jù)總線D7～D0,讀/寫(xiě)信號(hào)線R/W。選用EPROM芯片（4KB/片）；選用RAM芯片（2K×4/片）。5.1.計(jì)算容量、芯片數(shù)2.各芯片（組）的地址范圍與地址線（地址范圍用十六進(jìn)制）3.各芯片（組）片選邏輯式(片選信號(hào)采用全譯碼，譯碼器用74LS138）4.存儲(chǔ)器的邏輯圖P272某半導(dǎo)體存儲(chǔ)器16KB，0000H～1FFFH為ROM區(qū)，2000H～3FFFH為RAM區(qū)，地址總線