高級計算機體系結構第2章2

1(4)層次結構中存儲器的組織--組成原理較關注*存儲陣列空間管理：存儲器有兩種信息交換粒度，按較大交換粒度進行管理*組成：存儲陣列、控制器、層次輔助管理機構(MU)………本層存儲器上層存儲器下層存儲器比較器映射表DataCmdAddr(主存地址)命中存儲陣列控制器不命中不命中處理回下頁2

*層次存儲器處理訪問請求過程：轉上頁下層地址→本層地址命中?Y找到?讀/寫?寫本層MEM數(shù)據到下層MEM(若改過)(與下層交換粒度)N讀寫上層請求完成上層請求到達騰出一個位置用下層地址查映射表找一空閑位置YN讀下層MEM數(shù)據到本層MEM(與下層交換粒度)接收上層MEM數(shù)據到本層MEM(與上層交換粒度)發(fā)送本層MEM數(shù)據到上層MEM(與上層交換粒度)寫本層MEM數(shù)據到下層MEM(與下層交換粒度)地址映像規(guī)則替換算法寫策略查找方法地址變換規(guī)則3(5)層次結構中存儲器的性能設計*提高命中率的設計：優(yōu)化存儲器結構、參數(shù)及訪問處理過程

(見Cache部分性能優(yōu)化方法)*實現(xiàn)技術的性能設計：選擇較合適的地址映像及變換規(guī)則、查找算法、替換算法、寫策略，并有效地實現(xiàn)*減小層間輔助開銷的設計：優(yōu)化存儲器結構、訪問處理過程及層次結構管理方法

(見Cache部分性能優(yōu)化方法)

討論—共享Cache的實現(xiàn)技術有無變化？4二、高速緩沖存儲器

1、結構與工作原理*結構與組成：主要由存儲陣列、目錄表、控制器等組成*空間管理：按塊進行管理，用目錄表存放管理信息*訪問過程：回下頁主存地址(自處理機)地址映像及變換主存替換算法Cache陣列

主存塊號塊內地址主存地址塊寬度去處理機數(shù)據總線字寬度成功還可裝入已裝不進訪問主存訪問主存替換Cache裝入CacheCache塊號

塊內地址Cache地址失敗字寬度成功回34頁52、相關實現(xiàn)技術--組成原理關注的重點*地址映像及變換規(guī)則：直接映射、全相聯(lián)、組相聯(lián)*查找方法：快速按地址查找、按內容相聯(lián)查找*替換算法：RAND、FIFO、LRU

*寫策略：寫命中策略—全寫法、寫回法、寫一次法，

寫丟失策略—不按寫分配法、按寫分配法轉上頁*降低失效率F方法：增加塊大小、提高相聯(lián)度、預取技術、設置Viticm-Cache*減少失效開銷方法：讀失效優(yōu)先于寫、子塊放置、請求字處理、非阻塞Cache、兩級Cache、旁側式Cache技術*減少命中時間方法：小容量結構簡單的Cache、寫操作流水化、雙獨立總線(DIB)結構3、性能優(yōu)化方法--系統(tǒng)結構關注的重點回46頁64、與主存的一致性問題*不一致性的產生原因：①I/O設備(如DMA)繞過Cache直接對主存的I/O操作②不同CPU對各自Cache中主存數(shù)據副本的異步讀/寫操作*不一致性的解決方案：禁止法--共享數(shù)據禁止進入Cache，或允許進＋禁止改；刷新法--操作后對共享數(shù)據進行刷新*刷新法的實現(xiàn)方法：--Cache控制器實現(xiàn)根據數(shù)據塊狀態(tài)、新操作類型采用一致性協(xié)議實現(xiàn)刷新一致性協(xié)議—有寫作廢和寫更新兩種類型主存CPUCacheCPUCacheDMAI/OnI/O1……7三、虛擬存儲器

*虛擬存儲器：程序執(zhí)行時，MEM地址空間=程序地址空間的“存儲器”稱為虛擬存儲器(VM)回下頁轉31頁1、虛擬存儲器組成*組成原理：由主存及輔存構成、按程序地址訪問的存儲層次CPU虛擬存儲器虛存-輔存地址變換輔存*虛存實質：是面向程序的存儲器模型，即面向程序的主存-輔存層次管理機構！CPU主存虛存-主存地址變換不成功處理虛擬存儲器虛地址空間(程序空間)82、虛存的管理方式(1)段式存儲管理*數(shù)據交換單位：虛存-主存間以程序段作為交換單位*管理信息：用段表指明程序各段在主存中的起始位置(2)頁式存儲管理*數(shù)據交換單位：虛存-主存間以邏輯頁作為交換單位*管理信息：用頁表指明程序各段在主存中的起始位置虛存頁表主存實頁號裝入位屬性

2111041邏輯頁號

0123虛存段表段起始地址裝入位段長屬性

011K01K13K7K11K段號

0123(3)段頁式存儲管理先采用段式管理，再采用頁式管理轉上頁93、相關實現(xiàn)技術*地址映像及變換：全相聯(lián)映像*查找方法：按地址查找*替換算法：類LRU*更新策略：寫回法(+按寫分配法)4、性能優(yōu)化方法*快速地址變換技術：原始方案—虛存管理表格太大→存放在主存中優(yōu)化方案—增加頁面大小、增設快表(TLB)，快表與慢表并行查找(TLB可采用按內容相聯(lián)查找)*變換失效優(yōu)化處理：將變換失效視為異常，立即進行處理回下頁10*頁式虛擬存儲器訪問過程：轉上頁CPU核心缺頁中斷程序主存CPU輔存文件目錄表(文件-輔存)文件內容虛-輔映射表快表TLB慢表(虛-主)虛存信息當前程序PCBI/O通道主存輔存虛擬地址

邏輯頁號頁內地址訪問請求主存地址物理頁號頁內地址輔存地址磁盤機號柱面號磁頭號塊號虛存-輔存地址變換失敗系統(tǒng)異常成功輔存實塊號訪問完成失敗被替換頁已改主存未滿替換算法物理頁號找空閑頁主存已滿缺頁異常調入頁虛存-主存地址變換(查TLB)成功虛存-主存地址變換(查慢表)成功中止失敗115、虛存的保護*保護的種類：區(qū)域保護、訪問保護(1)區(qū)域保護及實現(xiàn)

*保護方式：映像表保護、環(huán)保護、鍵保護*映像表保護：程序只能訪問私有映像表對應的主存頁/段

實現(xiàn)—系統(tǒng)映像表＋私有映像表，更多區(qū)域信息類型*環(huán)式保護：程序分為不同層(環(huán))，外層不可直接訪問內層

實現(xiàn)—程序的自身環(huán)號＋各信息區(qū)域的訪問所需環(huán)號*鍵保護：程序中信息區(qū)域設置鎖，訪問時需先得到鑰匙

實現(xiàn)—硬件或OS負責傳送鑰匙(2)訪問保護及實現(xiàn)

*保護方式：讀(R)、寫(W)、執(zhí)行(E)*實現(xiàn)方法：程序各信息區(qū)域設置允許訪問類型(在映像表中)12第三節(jié)標量流水技術一、標量流水基本原理

1、工作原理*原理：細化指令執(zhí)行過程，使指令執(zhí)行各子過程均可重疊，以提高指令執(zhí)行速度12345nn+4拍(Δt)I1段(m)S5(如WB)S4(如EX)S3(如OF)S2(如ID)S1(如IF)I2I3I4I5說明：T指令=m*Δt，拍可為機器周期、節(jié)拍(TC)等大小I1I1I1I1I2I2I2I2I3I3I3I3I4I4I4I4I5I5I5I5InInInInIn……………填入流水排空*目標：完成任務時間與操作處理過程(m)無關；

只與提供操作的速度(1/Δt)有關回下頁13*實現(xiàn)要求：

①各流水段的操作相互獨立，以實現(xiàn)段間重疊

②各流水段的操作同步進行，以實現(xiàn)段間重疊

③結構、數(shù)據和控制方面的冒險解決，以提高性能

*流水線分類(屬性)：

按處理級別分—操作級，指令級，處理機級

按功能類型分—單功能，多功能

按工作方式分—靜態(tài)，動態(tài)

按連接方式分—線性，非線性

按控制方式分—順序流動，異步流動轉上頁142、性能分析(1)吞吐率單位時間內能處理的指令條數(shù)或輸出結果的數(shù)量

*最大吞吐率：

*實際吞吐率：

處理方法1—細化瓶頸段(時長與其它段相同或相近)123a43b3cΔtΔtΔtΔtΔtΔt

*瓶頸段(△ti最大的段)的處理：1ΔtΔt3ΔtΔt234

處理方法2—并聯(lián)設置多套部件，通過控制器調度1ΔtΔtΔt23b43a3c調度器3Δt15(2)加速比流水方式速度相對于串行方式速度的比值

當n>>m時，SP≈m

*提高加速比的方法：加大流水線深度m(3)效率流水線中設備的利用率

當n>>m時，E≈1

*提高效率的方法：增加流水線中任務數(shù)量n16(4)流水線最佳段數(shù)選擇假設流水線各功能段總延遲為t，流水線共分m個段，段間同步鎖存延遲為d；功能段總價格為a，每個鎖存器價格為b?？們r格：

C=a+bm

選擇：對m求導，性能/價格PCR為極大值時m最佳PCRmm0吞吐率：性能/價格：17二、流水線冒險及處理1、結構冒險及處理(1)冒險類型

指流水線中同一部件或通路同時被不同指令使用的沖突現(xiàn)象01234567拍1段WBEXOFIDIF23…n123…n123…n123…n123…n(2)功能部件沖突的冒險處理

*方法①：重復設置部件(如設置地址ALU實現(xiàn)PC+1)

*方法②：推后使用部件(構成非線性流水線)

*選擇依據：沖突概率、性能要求內部總線控制器指令隊列總線接口BIU前端總線譯碼器寄存器組轉移部件乘法器加法器L1Cache后端總線回下頁同時訪問REG或MEM產生沖突18(3)數(shù)據通路沖突的冒險處理

*方法①：采用多總線或專用通路，解決OF與WB

REG訪問沖突轉上頁回下頁

*方法②：L1$采用哈佛結構，降低IF與OF/WB訪存沖突概率內部總線控制器指令隊列總線接口BIU前端總線譯碼器寄存器組轉移部件乘法器加法器L1Cache后端總線L2Cache主存地址ALU內部總線控制器指令隊列總線接口BIU前端總線譯碼器L1D-Cache后端總線L1I-CacheL2Cache主存寄存器組轉移部件乘法器加法器地址ALU19轉上頁轉32頁

*方法③：設置存儲順序緩沖器，降低OF與WB訪存沖突概率

原理—改變通路(MOB暫存)，錯開時間(在L1-D$空閑時寫)

(實現(xiàn)了“零等待寫”)(實現(xiàn)了“讀失效優(yōu)先于寫”)內部總線控制器指令隊列總線接口BIU前端總線譯碼器L1D-Cache后端總線L1I-CacheL2Cache主存存儲順序緩沖器MOB寄存器組轉移部件乘法器加法器預取流式緩沖器地址ALU

*方法④：設置預取流式緩沖器，降低I$與D$失效沖突嚴重性

*方法⑤：I$及D$串行訪問主存，解決IF、OF及WB訪存沖突(D$優(yōu)先于I$)

*選擇依據：指令集風格、性能要求，可多選、⑤必選202、數(shù)據冒險及處理

指不同指令因操作重疊，引起同一REG或MEM單元的訪問次序被改變、導致結果錯誤的沖突現(xiàn)象

*方法②：轉發(fā)法，流水段的結果可直接傳到較早流水段(1)先寫后讀(RAW)冒險及處理

*方法①：后推法，沖突及后繼指令暫停，直到沖突消除OF相關專用通路IDIFEXWB具有相關專用通路的流水線MUX

123456I1IFIDOFEXWBI2IFIDOFEXWB指令拍讀R1寫R1RAW相關示例回下頁

1234567I1IFIDOFEXWBI2IFIDOFEXWBI3IFIDOFEXWBI拍讀R1寫R1

123456789I1IFIDOFEXWBI2IFIDOFEXWBI3IFIDOFEXWBI拍讀R1寫R121

*方法③：異步流動(亂序執(zhí)行)法，后繼無沖突指令先執(zhí)行可能產生新的相關(2)先讀后寫(WAR)、寫-寫(WAW)冒險及處理

*冒險類型：WAR—上圖中，Im所寫與Ij所讀為同一單元

WAW—上圖中，Im所寫與Ij所寫為同一單元

*處理方法：動態(tài)調度方法，設置指令窗口、按序存放多條指令，先檢測有無RAW、WAR、WAW相關，再決定執(zhí)行順序若有RAW相關6段流水線IhIiIjIkImInIhIiIjIkImInRAW相關自動消除轉上頁223、控制冒險及處理

指轉移型指令引起的無法立即獲得目標指令地址的沖突現(xiàn)象(1)控制相關處理方法

*方法①：凍結法，流水線取指段暫停n拍(n=分支指令時長-1)回下頁

12345678順序型I1:CMPR1，R2IFIDOFEXWB轉移型I2:JNZTEST1IFIDOFEXWB**型Ix:???IF拍需要新PCPC←地址x指令*方法②：延遲分支法，延遲分支＝分支指令＋n個延遲槽，

延遲分支全部被執(zhí)行，延遲槽中盡量為有效指令順序指令I1～I5轉移指令I6順序指令I7～I9不采用延遲分支技術的目標代碼順序指令I1～I5中與I6相關的指令轉移指令I6延遲槽(I1～I5中與I6無關的指令或空指令)順序指令I7～I9采用延遲分支技術的目標代碼23

※說明：延遲分支法、預測法通常不同時使用！(2)動態(tài)預測法的實現(xiàn)

*轉移歷史保存方法：增設轉移目標緩沖器BTB保存信息，BTB通常由小容量Cache構成轉上頁回下頁0******

1aaxyee…

…

…

…

有效位轉移指令地址歷史位轉移目標地址…

…

…

…*方法③：預測法，預測轉移方向、執(zhí)行該方向指令，

猜錯時回頭重新執(zhí)行另一方向指令

靜態(tài)預測—根據指令類型及尋址方式預測轉移方向

動態(tài)預測—根據指令執(zhí)行的轉移歷史預測轉移方向應用—首次執(zhí)行時用靜態(tài)預測法，其余用動態(tài)預測法24

*動態(tài)預測實現(xiàn)原理：①IF段，用當前PC查BTB，命中時預測PC，否則PC←PC+1轉上頁回下頁取指(IF)不命中置PC查BTB當前PC命中預測轉移(PC=ee)預測不轉移(PC=PC+1)轉移歷史動態(tài)預測預測不轉移(PC=PC+1)控制流

②ID段，對不命中的分支指令，重新預測，IF段預測錯誤時，進行誤預測處理(含置PC)靜態(tài)預測譯碼(ID)誤預測處理IF預測錯IF預測對(PC=反方向)分支指令順序指令25

③執(zhí)行后，根據執(zhí)行的實際轉移方向更新轉移歷史轉上頁回下頁

*靜態(tài)預測算法：下表為Pentium采用相對PC尋址方式非相對PC尋址方式預測轉移轉移地址比PC小指令CALL/RET類型指令預測不轉移轉