第4章-組合邏輯電路

第4章組合邏輯電路4.1.1組合邏輯電路的分析方法4.1.２組合邏輯電路的設計方法4.1SSI組合邏輯電路的分析和設計返回結束放映2/3/20231復習CMOS和TTL各種門電路的判斷及分析CMOS門的特點？CMOS門使用時要特別注意什么？TTL門使用時要特別注意什么？CMOS門和TTL門的接口電路要考慮哪兩個問題？2/3/20232數字電路組合邏輯電路時序邏輯電路任一時刻的輸出僅取決于該時刻的輸入，與電路原來的狀態(tài)無關。任一時刻的輸出不僅取決于現時的輸入，而且還與電路原來狀態(tài)有關。第4章組合邏輯電路2/3/202334.1.1組合邏輯電路的分析方法返回4.1SSI組合邏輯電路的分析和設計小規(guī)模集成電路是指每片在十個門以下的集成芯片。所謂組合邏輯電路的分析，就是根據給定的邏輯電路圖，求出電路的邏輯功能。分析已知邏輯電路說明邏輯功能2/3/20234分析方法步驟：組合邏輯電路圖寫出邏輯表達式化簡列真值表說明邏輯功能2/3/20235邏輯圖邏輯表達式11最簡與或表達式化簡22從輸入到輸出逐級寫出2.舉例說明組合邏輯電路的分析方法

2/3/20236最簡與或表達式3真值表34電路的邏輯功能當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。4000101112/3/20237分析圖3-2（a）所示電路的邏輯功能。圖3-2例3-2邏輯電路圖仿真

2/3/20238解：為了方便寫表達式，在圖中標注中間變量，比如F1、F2和F3。S返回2/3/20239表3-2例3-2真值表該電路實現兩個一位二進制數相加的功能。S是它們的和，C是向高位的進位。由于這一加法器電路沒有考慮低位的進位，所以稱該電路為半加器。根據S和C的表達式，將原電路圖改畫成圖3-2（b）所示的邏輯圖。圖3-2（b）邏輯圖仿真

2/3/2023104.1.2組合邏輯電路的設計方法與分析過程相反，組合邏輯電路的設計是根據給定的實際邏輯問題，求出實現其邏輯功能的最簡單的邏輯電路。返回設計根據實際邏輯問題最簡單邏輯電路2/3/202311形式變換寫出表達式并簡化設計步驟：確定輸入、輸出列出真值表分析題意，將設計要求轉化為邏輯關系，這一步為設計組合邏輯電路的關鍵根據設計要求根據設計所用芯片要求畫邏輯電路圖選擇所需門電路2/3/2023122.組合邏輯電路設計方法舉例。例：一火災報警系統(tǒng)，設有煙感、溫感和紫外光感三種類型的火災探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型的探測器發(fā)出火災檢測信號時，報警系統(tǒng)產生報警控制信號。設計一個產生報警控制信號的電路。解：(1)分析設計要求，設輸入輸出變量并邏輯賦值；輸入變量：煙感A、溫感B，紫外線光感C；輸出變量：報警控制信號Y。邏輯賦值：用1表示肯定，用0表示否定。2/3/202313(2)列真值表；把邏輯關系轉換成數字表示形式:

表3-2例3-3真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表寫邏輯表達式，并化簡；化簡得最簡式：2/3/202314圖3-3例3-3的邏輯電路圖

(4)畫邏輯電路圖：

用與非門實現，其邏輯圖與例3-1相同。如果作以下變換：用一個與或非門加一個非門就可以實現，其邏輯電路圖如圖3-3所示。2/3/2023154.2.1

普通編碼器4.2.2

優(yōu)先編碼器4.2編碼器返回結束放映2/3/202316人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設計了許多邏輯電路。然而，我們發(fā)現，其中有些邏輯電路經常、大量出現在各種數字系統(tǒng)當中。為了方便使用，各廠家已經把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產品。比較常用的有編碼器、譯碼器、數據選擇器、加法器和數值比較器等等。下面分別進行介紹。2/3/202317生活中常用十進制數及文字、符號等表示事物。4.2編碼器數字電路只能以二進制信號工作。用二進制代碼表示文字、符號或者數碼等特定對象的過程，稱為編碼。實現編碼的邏輯電路，稱為編碼器。編碼器譯碼器2/3/202318對M個信號編碼時，應如何確定位數N？

N位二進制代碼可以表示多少個信號？例：對101鍵盤編碼時，采用幾位二進制代碼？

編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號編碼時，應由2N≥M來確定位數N。例：對101鍵盤編碼時，采用了7位二進制代碼ASCⅡ碼。27＝128＞101。目前經常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。2/3/2023194.2.1普通編碼器

定義：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。

舉例：以一個三位二進制普通編碼器為例，說明普通編碼器的工作原理。圖3-4普通編碼器的方框圖返回輸入：八個信號（對象）

I0~I7

（二值量）八個病房呼叫請求輸出：三位二進制代碼

Y2Y1Y0稱八線—三線編碼器對病房編碼2/3/202320

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１表3-4編碼器輸入輸出的對應關系設輸入信號為1表示對該輸入進行編碼。任何時刻只允許輸入一個編碼請求表達式、電路圖？其它輸入取值組合不允許出現，為無關項。2/3/202321利用無關項化簡，得：2/3/2023224.2.2優(yōu)先編碼器在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現時，只對其中優(yōu)先權最高的一個進行編碼。

優(yōu)先級別的高低由設計者根據輸入信號的輕重緩急情況而定。如根據病情而設定優(yōu)先權。返回2/3/202323圖3-574LS148的邏輯符號

輸入端輸出端選通輸出端選通輸入端擴展端2/3/202324表3-574LS148電路的功能表例：八線—三線優(yōu)先編碼器74LS1482/3/20232574LS148的邏輯功能描述：(1)編碼輸入端：邏輯符號輸入端′上面均有“′”號，這表示編碼輸入低電平有效。I0′~I7低電平有效允許編碼，但無有效編碼請求優(yōu)先權最高2/3/202326(2)編碼輸出端：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2′、Y1′、Y0′

2/3/202327（3）選通輸入端：只有在=0時，編碼器才處于工作狀態(tài)；而在=1時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。S′禁止狀態(tài)工作狀態(tài)S′2/3/202328允許編碼，但無有效編碼請求正在優(yōu)先編碼（4）選通輸出端YS′和擴展輸出端YEX′

：為擴展編碼器功能而設置。2/3/202329低電平實例：

74HC1482/3/202330選通信號選通信號2/3/202331附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入2/3/202332以上通過對74LS148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊的能力。不要求背74LS148的功能表。2/3/202333下頁上頁返回74LS14874LS148例：試用兩片74LS148組成16線－4線優(yōu)先編碼器。

～均無信號時，才允許對～輸入信號編碼。編碼輸出為原碼優(yōu)先權最高2/3/20233400101111111001111101當A’8-A’15為10101111時，____片處于編碼狀態(tài),_____片被封鎖,Z3Z2Z1Z0=______。2/3/2023351111111110111010010101110101仿真

當A’0-A’7為10101011時，____片處于編碼狀態(tài),_____片被封鎖,Z3Z2Z1Z0=______。2/3/202336二、二－十進制編碼器輸入端10個，輸出端4個，也稱10線－4線編碼器。集成10線-4線優(yōu)先編碼器輸入輸出均低電平有效。2/3/2023374.3.1

二進制譯碼器4.3.2

二-十進制譯碼器

4.3譯碼器返回結束放映4.3.3

顯示譯碼器2/3/202338復習全班有42名同學，需幾位二進制代碼才能表示？為什么要用優(yōu)先編碼器？簡述SSI組合電路的分析步驟。簡述SSI組合電路的設計步驟。2/3/2023394.3譯碼器

譯碼：編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。

譯碼器：實現譯碼功能的電路。常用的譯碼器有二進制譯碼器、二-十進制譯碼器和顯示譯碼器等。二進制代碼原來信息編碼對象編碼譯碼2/3/2023404.3.1二進制譯碼器

返回圖3-7三位二進制譯碼器的方框圖輸入：二進制代碼（N位），輸出：2N個，每個輸出僅包含一個最小項。輸入是三位二進制代碼、有八種狀態(tài)，八個輸出端分別對應其中一種輸入狀態(tài)。因此，又把三位二進制譯碼器稱為3線—8線譯碼器。2/3/202341輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000002/3/202342用電路進行實現

用二極管與門陣列組成的3線－8線譯碼器

2/3/2023431.74HC138的邏輯功能內部電路圖負邏輯與非門譯碼輸入端S為控制端（又稱使能端）

S=1譯碼工作

S=0禁止譯碼，輸出全1

輸出端為便于理解功能而分析內部電路仿真

2/3/202344表3-674HC138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作2/3/20234574LS138的邏輯符號低電平有效輸出三位二進制代碼使能端2/3/20234674HC138的邏輯功能三個譯碼輸入端（又稱地址輸入端）A0、A1、A2，八個譯碼輸出端Y0’-Y7’以及三個控制端（又稱使能端）S1、S2’、S3’

S1、S2’、S3’是譯碼器的控制輸入端，當S1=1、S2′+S3′=0(即S1=1,S2′和S3′均為0)時，S輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。2/3/202347當譯碼器處于工作狀態(tài)時，每輸入一個二進制代碼將使對應的一個輸出端為低電平，而其它輸出端均為高電平。也可以說對應的輸出端被“譯中”。

74HC138輸出端被“譯中”時為低電平，所以其邏輯符號中每個輸出端Y0’—Y7’上方均有“′”符號。2/3/202348

2.應用舉例(1)功能擴展(利用使能端實現)

用兩片74LS138譯碼器構成4線—16線譯碼器D3=0時，片Ⅰ工作，片Ⅱ禁止(0000~0111

)D3=1時，片Ⅰ禁止，片Ⅱ工作(1000~1111)擴展位控制使能端2/3/202349(1)片工作，(2)片禁止。若輸入D3D2D1D0=0100時，譯碼器_____輸出________________。000（1）111101112/3/202350(2)片工作，(1)片禁止。若輸入D3D2D1D0=1101時，譯碼器_____輸出________________。111（2）111110112/3/202351(2)實現組合邏輯函數F（A，B，C）

比較以上兩式可知，把3線—8線譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數的輸入變量（ABC），譯碼器的每個輸出端Yi’都與某一個最小項mi相對應，加上適當的門電路，就可以利用譯碼器實現組合邏輯函數。2/3/202352例3-4試用74LS138譯碼器實現邏輯函數：解：因為則2/3/202353

因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將Y1’、Y3’、Y5’、Y6’、Y7’經一個與非門輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實現組合邏輯函數。電路圖仿真

2/3/2023544.3.2二-十進制譯碼器

二—十進制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。返回二-十進制譯碼器的輸入是十進制數的4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進制數字相對應的10個信號，用Y9～Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。2/3/202355集成8421BCD碼譯碼器74LS42輸入端輸出端2/3/202356表3-7二-十進制譯碼器74LS42的功能表譯中為0拒絕偽碼返回2/3/2023574.3.3顯示譯碼器在數字測量儀表和各種數字系統(tǒng)中，都需要將數字量直觀地顯示出來，一方面供人們直接讀取測量和運算的結果，另一方面用于監(jiān)視數字系統(tǒng)的工作情況。數字顯示電路是數字設備不可缺少的部分。數字顯示電路通常由顯示譯碼器、驅動器和顯示器等部分組成，如圖所示。

返回2/3/202358數字顯示電路的組成方框圖1.數字顯示器件數字顯示器件是用來顯示數字、文字或者符號的器件，常見的有輝光數碼管、熒光數碼管、液晶顯示器、發(fā)光二極管數碼管、場致發(fā)光數字板、等離子體顯示板等等。本書主要討論發(fā)光二極管數碼管。2/3/202359（1）發(fā)光二極管（LED）及其驅動方式

LED具有許多優(yōu)點，它不僅有工作電壓低(1.5～3V)、體積小、壽命長、可靠性高等優(yōu)點，而且響應速度快(≤100ns)、亮度比較高。一般LED的工作電流選在5~10mA，但不允許超過最大值（通常為50mA）。

LED可以直接由門電路驅動。

2/3/202360

圖（a）是輸出為低電平時，LED發(fā)光，稱為低電平驅動；圖（b）是輸出為高電平時，LED發(fā)光，稱為高電平驅動；采用高電平驅動方式的TTL門最好選用OC門。

門電路驅動LED(a)低電平驅動(b)高電平驅動2/3/202361七段顯示LED數碼管(a)外形圖(b)共陰型(c)共陽型(2)LED數碼管LED數碼管又稱為半導體數碼管，它是由多個LED按分段式封裝制成的。LED數碼管有兩種形式：共陰型和共陽型。公共陰極公共陽極高電平驅動低電平驅動2/3/202362七段數碼管字形顯示方式2．七段顯示譯碼器（1）七段字形顯示方式

LED數碼管通常采用如圖所示的七段字形顯示方式來表示0-9十個數字。2/3/202363abcdfgabcdefg111111001100001101101e2/3/202364圖3-1674LS49的邏輯符號（2）七段顯示譯碼器

滅燈控制端8421BCD碼七段代碼

七段顯示器譯碼器把輸入的BCD碼，翻譯成驅動七段LED數碼管各對應段所需的電平。

74LS49是一種七段顯示譯碼器。2/3/202365表3-874LS49的功能表8421BCD碼禁止碼滅燈狀態(tài)2/3/202366譯碼輸入端：D、C、B、A，為8421BCD碼；七段代碼輸出端：abcdefg，某段輸出為高電平時該段點亮，用以驅動高電平有效的七段顯示LED數碼管；滅燈控制端：IB，當IB=1時，譯碼器處于正常譯碼工作狀態(tài)；若IB=0，不管D、C、B、A輸入什么信號，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號，可以控制數碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。2/3/20236774LS49驅動LED數碼管電路

下圖是一個用七段顯示譯碼器74LS49驅動共陰型LED數碼管的實用電路。2/3/202368七段顯示譯碼器7448引腳排列圖燈測試輸入滅零輸入滅燈輸入／滅零輸出2/3/202369用7448驅動BS201的連接方法2/3/202370RBI和RBO配合使用，可使多位數字顯示時的最高位及小數點后最低位的0不顯示00067.9002/3/2023714.4.3應用舉例4.4.1數據選擇器的工作原理4.4.2

八選一數據選擇器74LS1514.4數據選擇器返回結束放映4.5加法器4.5.1全加器

4.5.2多位加法器4.6數值比較器2/3/202372復習LED數碼管有哪兩種形式？高電平有效的七段顯示譯碼器應驅動哪種LED數碼管？如何用74LS138譯碼器實現如下邏輯函數？2/3/202373在多路數據傳送過程中，能夠根據需要將其中任意一路挑選出來的電路，叫做數據選擇器，也稱為多路選擇器,其作用相當于多路開關。常見的數據選擇器有四選一、八選一、十六選一電路。

4.4數據選擇器2/3/202374以雙四選一數據選擇器為例。雙四選一數據選擇器電路4.4.1數據選擇器的工作原理返回地址輸入端控制輸入端數據輸入端輸出端2/3/202375(2)四選一數據選擇器的功能表四選一數據選擇器的功能表“雙四選一”，74HC153分析其中的一個“四選一”動畫2/3/2023764.4.2八選一數據選擇器74LS151三個地址輸入端A2、A1、A0，八個數據輸入端D0~D7，兩個互補輸出的數據輸出端Y和Y’，一個控制輸入端S’。返回2/3/20237774LS151的功能表

禁止狀態(tài)工作狀態(tài)2/3/202378例：用兩個“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數據需要3位地址代碼指定其中任何一個A2=1時，下邊一半數據選擇器工作，數據D4~D7選擇一路輸出。A2=0時，上邊一半數據選擇器工作，數據D0~D3選擇一路輸出。74HC1532/3/2023794.4.3應用舉例1.功能擴展

用兩片八選一數據選擇器74LS151，可以構成十六選一數據選擇器。返回方法可參考：用兩個“四選一”接成“八選一”

使能端的應用2/3/202380用74LS151構成十六選一數據選擇器

擴展位接控制端A3=1時，片Ⅰ禁止，片Ⅱ工作A3=0時，片Ⅰ工作，片Ⅱ禁止輸出需適當處理（該例接或門）仿真

2/3/2023812．實現組合邏輯函數比較可知，表達式中都有最小項mi，利用數據選擇器可以實現各種組合邏輯函數。組合邏輯函數8選14選12/3/202382用數據選擇器設計組合邏輯電路一般步驟：1.列出所求邏輯函數的真值表，寫出其最小項表達式。2.根據上述函數包含的變量數，選定數據選擇器。3.對照比較所求邏輯函數式和數據選擇器的輸出表達式確定選擇器輸入變量的表達式或取值。4.按照求出的表達式或取值連接電路，畫電路連線圖。2/3/202383

例試用八選一電路實現解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因為邏輯表達式中的各乘積項均為最小項，所以可以改寫為根據八選一數據選擇器的功能，令2/3/202384具體電路見圖：D0=D3=D5=D7=1D1=D2=D4=D6=0S’＝0仿真

2/3/202385

例試用八選一電路實現三變量多數表決電路。表3-11例3-6的真值表ABCF00000010010001111000101111011111

解：假設三變量為A、B、C，表決結果為F，則真值表如表3-11所示。2/3/202386在八選一電路中，將A、B、C從A2、A1、A0輸入，令D3=D5=D6=D7=1D0=D1=D2=D4=0S’＝0F＝Y則可實現三變量多數表決電路，具體電路圖請讀者自行畫出。則2/3/202387

思考：若用8選1實現4變量的函數，或者用4選1實現3變量的函數，即地址輸入端的個數比變量個數小1，如何實現？如：ABCF00010010010001111000101111001111輸入輸出S

A1

A0Y0××0100D0101D1110D2111D3返回2/3/202388確定數據選擇器確定地址變量21n個地址變量的數據選擇器，不需要增加門電路，最多可實現n＋1個變量的函數。3個變量，選用4選1數據選擇器。A1=A、A0=B邏輯函數1選用74HC153274HC153有兩個地址變量。2/3/202389求Di3（1）公式法函數的標準與或表達式：4選1數據選擇器輸出信號的表達式：比較L和Y，得：32/3/202390畫連線圖442/3/2023914.5加法器輸入輸出ABSCO0000011010101101

算術運算是數字系統(tǒng)的基本功能，更是計算機中不可缺少的組成單元。本節(jié)介紹實現加法運算的邏輯電路。4.5.1半加器返回2/3/202392全加器的真值表S

CO0000000110010100110110010101011100111111A

B

CI

全加器能把本位兩個加數A

、

B

和來自低位的進位CI三者相加，得到求和結果S

和該位的進位信號CO。4.5.2全加器2/3/202393S

CO0000000110010100110110010101011100111111A

B

CI由真值表寫最小項之和式，再稍加變換得：2/3/202394

全加器（a）電路圖（b）邏輯符號由表達式得邏輯圖：仿真

2/3/2023954.5.3多位加法器全加器可以實現兩個一位二進制數的相加，要實現多位二進制數的相加，可選用多位加法器電路。返回串行進位加法器優(yōu)點：簡單。缺點：速度慢。和進位2/3/202396CI是低位的進位，CO是向高位的進位，A3A2A1A0和B3B2B1B0是兩個二進制待加數，S3、S2、S1、S0是對應各位的和。

74LS283電路是一個四位加法器電路，可實現兩個四位二進制數的相加。2.超前進位加法器優(yōu)點：速度快，每1位的和及最后的進位基本同時產生。缺點：電路復雜。2/3/202397多位加法器除了可以實現加法運算功能之外，還可以實現組合邏輯電路。圖3-24由74LS283構成的代碼轉換電路8421BCD碼0011余3碼例：將8421BCD碼轉換成余3碼。

余3碼＝8421BCD碼＋3(即0011)仿真

2/3/2023984.6數值比較器數值比較器：能夠比較數字大小的電路。

1.兩個一位數A和B相比較的情況：(1)A＞B：只有當A=1、B=0時，A＞B才為真；(2)A＜B：只有當A=0、B=1時，A＜B才為真；(3)A=B：只有當A=B=0或A=B=1時，A=B才為真。ABYA>BYA<BYA=B00001010101010011001返回動畫2/3/202399圖3-2574LS85的邏輯符號如果要比較兩個多位二進制數A和B的大?。勘仨殢母呦虻椭鹞贿M行比較。2.四位數值比較器74LS85級聯輸入便于功能擴展待比較的數輸出2/3/202310074LS85的功能表輸入級聯輸入輸出A3，B3A2，B2A1，B1A0，B0IA＞BIA＜BIA=BFA＞BFA＜BFA=B10××××××10001××××××010A3=B310×××××100A3=B301×××××010A3=B3A2=B210××××100A3=B3A2=B201××××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001A3=B3A2=B2A1=B1A0=B0××10012/3/2023101集成數值比較器2/3/2023102例試用兩片74LS85組成一個8位數值比較器。高4位低4位2/3/2023103Y（A>B）是用Y（A<B）和Y（A=B）產生的，Y（A>B）僅僅是一個控制信號。C7C4C5C6D7D4D5D6C0C1C2C3D0D1D2D3Y（A<B）Y（A=B）Y（A>B）0A2A1B0A0B1B2B3A3I（A>B）I（A<B）I（A=B）CC14585（1）Y（A>B）Y（A<B）Y（A=B）A2A1B0A0B1B2B3A3I（A>B）I（A<B）I（A=B）CC14585（2）Y（A>B）Y（A<B）Y（A=B）用兩片CC14585組成一個8位數值比較器12/3/2023104在CMOS集成比較器的級聯中，最低位的I（A<B）應接低電平0，I（A=B）應接高電平1，設置I（A>B）輸入端只是為了便于理解，應接高電平1。級聯中CMOS比較器與TTL比較器的區(qū)別：在TTL集成比較器的級聯中，高位中的三個擴展端I（A<B）、I（A>B）和I（A=B），應分別與低位中的Y（A<B）、Y（A>B）和Y（A=B）連接，最低位的I（A=B）應接1，I（A<B）和I（A>B）端應接0。2/3/2023105型號名稱主要功能74LS14710線-4線優(yōu)先編碼器

74LS1488線-3線優(yōu)先編碼器

74LS1498線-8線優(yōu)先編碼器

74LS424線-10線譯碼器BCD輸入74LS1544線-16線譯碼器

74LS46七段顯示譯碼器BCD輸入、開路輸出74LS47七段顯示譯碼器BCD輸入、開路輸出74LS48七段顯示譯碼器BCD輸入、帶上拉電阻74LS49七段顯示譯碼器BCD輸入、OC輸出74LS15016選1數據選擇器反碼輸出74LS1518選1數據選擇器原、反碼輸出74LS153雙4選1數據選擇器

74LS2518選1數據選擇器原、反碼輸出，三態(tài)74LS854位數值比較器

74LS8668位數值比較器

3.

部分常用的MSI組合邏輯電路的型號、名稱和主要功能表2/3/2023106型號名稱主要功能CC4014710線-4線優(yōu)先編碼器BCD輸出CC45328線-3線優(yōu)先編碼器

CC4555雙2線-4線譯碼器

CC45144線-16線譯碼器有地址鎖存CC4511七段顯示譯碼器鎖存輸出、BCD輸入CC4055七段顯示譯碼器BCD輸入、驅動液晶顯示器CC4056七段顯示譯碼器BCD輸入、有選通、鎖存CC4519四2選1數據選擇器

CC45128路數據選擇器

CC40634位數值比較器

CC4014710線-4線優(yōu)先編碼器BCD輸出返回2/3/2023107

4.7組合邏輯電路中的競爭－冒險現象在組合電路中，當輸入信號的狀態(tài)改變時，輸出端可能會出現不正常的干擾信號，使電路產生錯誤的輸出，這種現象稱為競爭冒險。一.競爭－冒險的概念2/3/2023108原因：主要是門電路的延遲時間產生的。干擾信號

二.產生競爭－冒險的原因2/3/2023109三.檢查競爭－冒險的方法只要輸出端的邏輯函數在一定條件下能簡化成或則可出現競爭－冒險現象。2/3/2023110當B=C=1時，Y＝A+A′存在競爭冒險當A=C=0時

存在競爭冒險圖(a)圖(b)2/3/20231114.7.1消除競爭-冒險現象的方法一、接入濾波電容 尖峰脈沖很窄，用很小的電容就可將尖峰削弱到VTH以下。二、引入選通脈沖 取選通脈沖作用時間，在電路達到穩(wěn)定之后，P的高電平期的輸出信號不會出現尖峰。2/3/2023112三、修改邏輯設計例：2/3/2023113本章小結4.8MSI組合邏輯電路的分析返回結束放映4.8.1分析步驟4.8.2分析舉例2/3/2023114復習十六選一的數據選擇器應有怎樣的輸入、輸出、選擇、控制端？如何用兩片八選一數據選擇器構成十六選一數據選擇器？如何利用八選一數據選擇器實現四變量組合邏輯函數？2/3/20231154.8MSI組合邏輯電路的分析

MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。本節(jié)將MSI電路按功能塊進行劃分，逐塊分析各功能塊電路，最后得出整個電路功能的分析方法，這種方法稱為功能塊級的電路分析，適用于更加復雜的邏輯電路分析。

返回2/3/20231164.8.1分析步驟功能塊組合邏輯電路分析流程圖

分析步驟（1）劃分功能塊（2）分析功能塊的邏輯功能（3）分析整體邏輯電路的功能邏輯電路圖劃分功能塊分析各塊功能分析整體功能返回2/3/2023117（1）劃分功能塊首先根據電路的復雜程度和器件類型，視情形將電路劃分為一個或多個邏輯功能塊。功能塊內部，可以是單片或多片MSI或SSI以及擴展組合的電路。分成幾個功能塊和怎樣劃分功能塊，這取決于對常用功能電路的熟悉程度和經驗。畫出功能塊電路框圖有助于進一步的分析。2/3/2023118（2）分析功能塊的邏輯功能利用前面學過的常用功能電路的知識，分析各功能塊邏輯功能。如有必要，可寫出每個功能塊的邏輯表達式或邏輯功能表。2/3/2023119（3）分析整體邏輯電路的功能在對各功能塊電路分析的基礎上，最后對整個電路進行整體功能的分析。如有必要，可以寫出輸入與輸出的邏輯函數式，或列出功能表。應該注意，即使電路只有一個功能塊，整體電路的邏輯功能也不一定是這個功能塊原來的邏輯功能。2/3/2023120例1、下圖是由雙4選1數據選擇器74LS153和門電路組成的組合邏輯電路。試分析輸出Z與輸入X3、X2、X1、X0之間的邏輯關系。4.8.2分析舉例電路圖返回2/3/2023121

（1）劃分功能塊本題只有一塊MSI電路，可以只劃分一個功能塊。

（2）分析功能塊的功能通過查74LS153的功能表，知道它是一塊雙4選1數據選擇器。其中：A1、A0是地址輸入端，Y是輸出端；74LS153的控制輸入端為低電平有效；數據選擇器處于禁止狀態(tài)時，輸出為0。

解：2/3/2023122下圖中電路的輸出端是Z，Z=1Y+2Y；輸入端為X3、X2、X1、X0。當X3＝1時，2S＝1、1S＝0，數據選擇器2處于禁止狀態(tài)，而數據選擇器1處于工作狀態(tài)；當X3＝0時，數據選擇器1處于禁止狀態(tài)，數據選擇器2處于工作狀態(tài)。2/3/20231238選1功能框圖

顯然，電路構成了一個8選1數據選擇器，其輸出為Z，地址輸入端為X3、X1、X0。原電路可用下圖的功能框圖來表示。2/3/2023124（3）分析整體電路的邏輯功能把電路看成一個8選1數據選擇器，可得出其的功能表。功能表X3X2X1X0Z0×××11000110011101001011011000110101110011110

分析電路的功能表，當X3