第十章 金屬化及平坦化

第十章

金屬化與平坦化1概述金屬化是芯片制造過程中在絕緣介質(zhì)薄膜上淀積金屬薄膜，通過光刻形成互連金屬線和集成電路的孔填充塞的過程。金屬線被夾在兩個絕緣介質(zhì)層中間形成電整體隨著電子工業(yè)的迅速發(fā)展，工藝技術(shù)快速進(jìn)步，已達(dá)到極大規(guī)模集成電路（ULSI）階段。而金屬化（Metallization）成為一個極為重要的關(guān)鍵步驟2互連金屬34在微電子工業(yè)硅晶集成電路中金屬薄膜主要用于1.歐姆接觸（OhmicContact）2.肖特基接觸（SchottkyBarrierContact）3.低阻柵電極（GateElectrode）4.器件間互聯(lián)（interconnect）5對IC金屬化系統(tǒng)的主要要求

(1)低阻互連(2)金屬和半導(dǎo)體形成低阻接觸(3)與下面的氧化層或其它介質(zhì)層的粘附性好(4)對臺階的覆蓋好(5)結(jié)構(gòu)穩(wěn)定，不發(fā)生電遷移及腐蝕現(xiàn)象(6)易刻蝕(7)制備工藝簡單6金屬化的幾個術(shù)語接觸（contact）：指硅芯片內(nèi)的器件與第一層金屬層之間在硅表面的連接互連（interconnect）：由導(dǎo)電材料，(如鋁，多晶硅或銅)制成的連線將電信號傳輸?shù)叫酒牟煌糠滞祝╲ia）：通過各種介質(zhì)層從某一金屬層到相鄰的另一金屬層形成電通路的開口“填充薄膜”是指用金屬薄膜填充通孔，以便在兩金屬層之間形成電連接。層間介質(zhì)（ILD）是絕緣材料，它分離了金屬之間的電連接。ILD一旦被淀積，便被光刻成圖形、刻蝕以便為各金屬層之間形成通路。用金屬（通常是鎢W）填充通孔，形成通孔填充薄膜。7接觸EarlystructuresweresimpleAl/Sicontacts.早期結(jié)構(gòu)是簡單的AL/Si接觸8金屬層和硅襯底形成什么接觸？9

金屬層和硅襯底的接觸，既可以形成整流接觸，也可以形成歐姆接觸，主要取決于半導(dǎo)體的摻雜濃度及金－半接觸的勢壘高度

HeavilydopedN+SimetalOhmicContactN-Si

metalSchottkyContact1010.1形成歐姆接觸的方式

高復(fù)合歐姆接觸高摻雜歐姆接觸Al/N-Si勢壘高度0.7eV需高摻雜歐姆接觸半導(dǎo)體表面的晶體缺陷和高復(fù)合中心雜質(zhì)在半導(dǎo)體表面耗盡區(qū)中起復(fù)合中心作用低勢壘歐姆接觸一般金屬和P型半導(dǎo)體

的接觸勢壘較低Al/p-Si勢壘高度0.4eV111210.2合金化合金化的目的是使接觸孔中的金屬與硅之間形成低阻歐姆接觸，并增加金屬與二氧化硅之間的附著力在硅片制造業(yè)中，常用的各種金屬和金屬合金鋁鋁銅合金銅硅化物金屬填充塞阻擋層金屬13硅和硅片制造業(yè)中所選擇的金屬(at20°C)14金屬鋁在半導(dǎo)體制造業(yè)中，最早的互連金屬是鋁，目前在VLSI以下的工藝中仍然是最普通的互連金屬。鋁在20℃時具有2.65μΩ-cm的低電阻率，另一方面，鋁能夠很容易和二氧化硅反應(yīng)，加熱形成氧化鋁（AL2O3），這促進(jìn)了氧化硅和鋁之間的附著。還有鋁容易淀積在硅片上?；谶@些原因，鋁仍然作為首先的金屬應(yīng)用于金屬化。銅、金及銀的電阻率比鋁稍低，可以減少信號的延遲，提高芯片的工作速度。然而銅和銀都比較容易腐蝕，在硅和二氧化硅中有高的擴(kuò)散率，這些都阻止它們被用于半導(dǎo)體制造。在21世紀(jì)制造高性能IC工藝中，銅互連金屬有望取代鋁。15鋁互連16歐姆接觸為了在金屬和硅之間形成歐姆接觸，可通過加熱完成。（通常在惰性氣體或還原的氫氣環(huán)境中，在400～500℃進(jìn)行，此過程也被稱為低溫退火或燒結(jié)）歐姆接觸用特殊的難熔金屬（以硅化物形式出現(xiàn)的鈦），在硅表面作為接觸以減小電阻、增強(qiáng)附著（見下圖）。17歐姆接觸結(jié)構(gòu)Gate阻擋層金屬歐姆接觸鋁、鎢、銅等SourceDrainOxide在300oC以上，硅就以一定比例熔于鋁中，在此溫度，恒溫足夠時間，就可在Al-Si界面形成一層很薄的Al-Si合金。Al通過Al-Si合金和接觸孔下的重?fù)诫s半導(dǎo)體接觸，形成歐姆接觸Al-Si系統(tǒng)一般合金溫度為450o－50018金屬和硅接觸的問題---

尖峰現(xiàn)象"spiking"problems硅不均勻溶解到Al中，并向Al中擴(kuò)散，硅片中留下空洞,Al填充到孔洞,引起短路19解決spiking問題的方法

一種方法是在Al中摻入1-2%Si以滿足溶解性另一種方法是利用擴(kuò)散阻擋層(DiffusionBarrier)常用擴(kuò)散阻擋層：TiN,TiW較好的方法是采用阻擋層,Ti或TiSi2有好的接觸和黏附性,TiN可作為阻擋層20電遷移(electromigration)現(xiàn)象電流攜帶的電子把動量轉(zhuǎn)移給導(dǎo)電的金屬原子，使其移動，金屬形成空洞和小丘小丘短接的兩條金屬線金屬線中的空洞21由于鋁的低電阻率及其與硅片制造工藝的兼容性，因此被選擇為IC的主要互連材料。然而鋁有眾所周知的電遷徒引起的可靠性問題。由于電遷徒，在金屬表面金屬原子堆起來形成小丘（如圖所示）如果大量的小丘形成，毗鄰的連線或兩層之間的連線有可能短接在一起。當(dāng)少量百分比的銅與鋁形成合金，鋁的電遷移現(xiàn)象會被顯著的改善。Al-Si-Cu(0.5%)合金是最常使用的連線金屬鋁銅合金22由于ULSI組件密度的增加，互連電阻和寄生電容也會隨之增加，從而降低了信號的傳播速度。減小互連電阻可通過用銅取代鋁作為基本的導(dǎo)電金屬而實(shí)現(xiàn)。對于亞微米的線寬，需要低K值層間介質(zhì)（ILD）。通過降低介電常數(shù)來減少寄生電容。23IC互連金屬化引入銅的優(yōu)點(diǎn)1. 電阻率的減小：互連金屬線的電阻率減小可以減少信號的延遲，增加芯片速度。2. 功耗的減少：減小了線的寬度，降低了功耗。3. 更高的集成密度：更窄的線寬，允許更高密度的電路集成，這意味著需要更少的金屬層。4. 良好的抗電遷徒性能：銅不需要考慮電遷徒問題。5. 更少的工藝步驟：用大馬士革方法處理銅具有減少工藝步驟20％to30%的潛力。

24對銅的挑戰(zhàn)

與傳統(tǒng)的鋁互連比較，用銅作為半導(dǎo)體互連主要涉及三個方面的挑戰(zhàn)，這些挑戰(zhàn)明顯不同于鋁技術(shù)，在銅應(yīng)用與IC互連之前必須解決：1. 銅快速擴(kuò)散進(jìn)氧化硅和硅，一旦進(jìn)入器件的有源區(qū)，將會損壞器件。

2.

應(yīng)用常規(guī)的等離子體刻蝕工藝，銅不能容易形成圖形。干法刻蝕銅時，在它的化學(xué)反應(yīng)期間不產(chǎn)生揮發(fā)性的副產(chǎn)物，而這對于經(jīng)濟(jì)的干法刻蝕是必不可少的。3.

低溫下（＜200℃）空氣中，銅很快被氧化，而且不會形成保護(hù)層阻止銅進(jìn)一步氧化。

25用于銅互連結(jié)構(gòu)的阻擋層：提高歐姆接觸可靠性更有效的方法是用阻擋層金屬化，這種方法可消除諸如淺結(jié)材料刻蝕或結(jié)尖刺的問題。阻擋層金屬是淀積金屬或金屬塞，作用是阻止層上下的材料互相混合（見下圖）。其厚度對0.25μm工藝來說為100nm；對0.35μm工藝來說為400～600nm。阻擋層金屬銅26可接受的阻擋層金屬的基本特征：1. 有很好的阻擋擴(kuò)散作用；2. 高導(dǎo)電率具有很低的歐姆接觸電阻；3. 在半導(dǎo)體和金屬之間有很好的附著；4. 抗電遷徒；5. 在很薄的并且高溫下具有很好的穩(wěn)定性；6. 抗侵蝕和氧化。

27鉭作為銅的阻擋層金屬：對于銅互連冶金術(shù)來說，鉭（Ta）、氮化鉭和鉭化硅都是阻擋層金屬的待選材料，阻擋層厚度必須很?。s75埃），以致它不影響具有高深寬比填充薄膜的電阻率而又能扮演一個阻擋層的角色。銅鉭

銅在硅和二氧化硅中都有很高的擴(kuò)散率，這種高擴(kuò)散率將破壞器件的性能。傳統(tǒng)的阻擋層金屬對銅來說阻擋作用不夠，銅需要由一層薄膜阻擋層完全封閉起來，這層封閉薄膜的作用是加固附著并有效地阻止擴(kuò)散。28硅化物Silicide

難熔金屬與硅在一起發(fā)生反應(yīng)，熔合時形成硅化物。硅化物是一種具有熱穩(wěn)定性的金屬化合物，并且在硅/難熔金屬的分界面具有低的電阻率。在硅片制造業(yè)中，難熔金屬硅化物是非常重要的，因?yàn)闉榱颂岣咝酒阅埽枰獪p小許多源漏和柵區(qū)硅接觸的電阻。在鋁互連技術(shù)中，鈦和鈷是用于接觸的普通難熔金屬。如果難熔金屬和多晶硅反應(yīng)。那么它被稱為多晶硅化物。摻雜的多晶硅被用作柵電極，相對而言它有較高的電阻率（約500μΩ-cm），正是這導(dǎo)致了不應(yīng)有的信號延遲。多晶硅化物對減小連接多晶硅的串聯(lián)導(dǎo)致是有益的，同時也保持了多晶硅對氧化硅好的界面特性。29多晶硅上的多晶硅化物Polycide鈦多晶硅化物鈦硅化物多晶硅柵摻雜硅Figure12.10

30SilicidePolycideSalicide這三個名詞對應(yīng)的應(yīng)用應(yīng)該是一樣的，都是利用硅化物來降低POLY上的連接電阻。但生成的工藝是不一樣的Silicide就是金屬硅化物，是由金屬和硅經(jīng)過物理－化學(xué)反應(yīng)形成的一種化合態(tài)，其導(dǎo)電特性介于金屬和硅之間Polycide和Salicide則是分別指對著不同的形成Silicide的工藝流程，下面對這兩個流程的區(qū)別簡述如下：31Polycide：其一般制造過程是，柵氧化層完成以后，繼續(xù)在其上面生長多晶硅(POLY-SI），然后在POLY上繼續(xù)生長金屬硅化物（silicide），其一般為WSi2（硅化鎢）和TiSi2（硅化鈦）薄膜，然后再進(jìn)行柵極刻蝕和有源區(qū)注入等其他工序，完成整個芯片制造。32Salicide:

它的生成比較復(fù)雜，先是完成柵刻蝕及源漏注入以后，以濺射的方式在POLY上淀積一層金屬層（一般為Ti,Co或Ni），然后進(jìn)行第一次快速升溫退火處理（RTA），使多晶硅表面和淀積的金屬發(fā)生反應(yīng)，形成金屬硅化物。根據(jù)退火溫度設(shè)定，使得其他絕緣層（Nitride或Oxide）上的淀積金屬不能跟絕緣層反應(yīng)產(chǎn)生不希望的硅化物，因此是一種自對準(zhǔn)的過程(doesnotrequirelithographicpatterningprocesses)。然后再用一種選擇性強(qiáng)的濕法刻蝕（NH4OH/H2O2/H20或H2SO4/H2O2的混合液）清除不需要的金屬淀積層，留下柵極及其他需要做硅化物的salicide。33自對準(zhǔn)硅化物salicide由于在優(yōu)化超大規(guī)模集成電路的性能方面，需要進(jìn)一步按比列縮小器件的尺寸，因此在源/漏和第一金屬層之間電接觸的面積是很小的。這個小的接觸面積將導(dǎo)致接觸電阻增加。一個可提供穩(wěn)定接觸結(jié)構(gòu)、減小源/漏區(qū)接觸電阻的工藝被稱為自對準(zhǔn)硅化物技術(shù)。它能很好地與露出的源、漏以及多晶硅柵的硅對準(zhǔn)。許多芯片的性能問題取決于自對準(zhǔn)硅化物的形成（見下圖）。自對準(zhǔn)硅化物的主要優(yōu)點(diǎn)是避免了對準(zhǔn)誤差。34352.鈦淀積Siliconsubstrate1.有源硅區(qū)場氧化層側(cè)墻氧化層多晶硅有源硅區(qū)3.快速熱退火處理鈦硅反應(yīng)區(qū)4.去除鈦TiSi2形成Self-alignedsilicide(“salicide”)process自對準(zhǔn)硅化物工藝Salicide36金屬填充塞多層金屬化產(chǎn)生了對數(shù)以十億計(jì)的通孔用金屬填充塞填充的需要，以便在兩層金屬之間形成電通路。接觸填充薄膜也被用于連接硅片中硅器件和第一層金屬化。目前被用于填充的最普通的金屬是鎢，因此填充薄膜常常被稱為鎢填充薄膜(見下圖)。鎢具有均勻填充高深寬比通孔的能力，因此被選作傳統(tǒng)的填充材料。鎢可抗電遷徒引起的失效，因此也被用作阻擋層以禁止硅和第一層之間的擴(kuò)散及反應(yīng)。鋁雖然電阻率比鎢低，但濺射的鋁不能填充具有高深寬比的通孔，基于這個原因，鋁被用作互連材料，鎢被限于做填充材料。37多層金屬的鎢填充塞早期金屬化技術(shù)1.厚氧化層淀積2.氧化層平坦化3.穿過氧化層刻蝕接觸孔4.阻擋層金屬淀積5.鎢淀積6.鎢平坦化1.穿過氧化層刻蝕接觸孔2.鋁淀積3.鋁刻蝕在接觸孔(通孔)中的鎢塞氧化硅(介質(zhì))鋁接觸孔氧化硅(介質(zhì))現(xiàn)代金屬化技術(shù)38IC中的金屬塞SiO239阻擋層金屬阻擋層金屬在半導(dǎo)體工藝被廣泛使用，采用阻擋層可以消除諸如AlSi互溶和尖刺（如圖所示）等問題40通常用做阻擋層的金屬是一類具有高熔點(diǎn)的金屬，如鈦Ti、鎢W、鉭Ta、鉬MO、鈷Co、鉑Pt等鈦鎢（TiW）和氮化鈦（TiN）是兩種常用的阻擋層材料TiN引起在Al合金互連處理過程中的優(yōu)良阻擋特性，被廣泛應(yīng)用于超大規(guī)模集成電路的制造中。TiN的缺點(diǎn)是TiN和硅之間的接觸電阻較大，為解決這個問題，在TiN淀積之前，通常先淀積一薄層鈦（典型厚度為幾十納米或更少）。這層鈦能和Si形成硅化物，從而降低接觸電阻。41具有Ti/TiN阻擋層金屬的墊膜鎢CVDTi2準(zhǔn)直鈦淀積覆蓋通孔底部間隙填充介質(zhì)鋁通孔PECVDSiO21.層間介質(zhì)通孔刻蝕CVDTiN

等角淀積TiN4.CVD鎢淀積鎢通孔薄膜5.鎢平坦化鎢填充薄膜Figure12.23

鈦充當(dāng)了將鎢限制在通孔中的粘合劑；氮化鈦充當(dāng)鎢的擴(kuò)散阻擋層42雙大馬士革工藝銅不適合用干法刻蝕，為了形成銅互連金屬線，應(yīng)用雙大馬士革方法以避免銅的刻蝕。在大馬士革過程中，不需要金屬刻蝕確定線寬和間隔，而需介質(zhì)刻蝕通過在層間介質(zhì)刻蝕孔和槽，既為每一金屬層產(chǎn)生通孔又產(chǎn)生引線，然后淀積銅進(jìn)入刻蝕好的圖形，再用CMP去掉額外的銅43雙大馬士革法的銅金屬化1:SiO2

淀積說明：

用PECVD淀積氧化硅到希望的厚度，這里沒有關(guān)鍵的間隙填充，因此PECVD是可以接受的。SiO2Table12.5.1

442：Si3N4

刻蝕阻擋層淀積

說明：

厚250?的Si3N4

刻蝕阻擋層被淀積在內(nèi)層氧化硅上。SiN需要致密，沒有針孔，因此使用HDPCVD。Si3N4Table12.5.2

453：確定通孔圖形和阻擋層說明：

光刻確定圖形、干法刻蝕通孔窗口進(jìn)入SiN.中，刻蝕完成后去掉光刻膠。SiNTable12.5.3

464：淀積保留介質(zhì)的SiO2

說明：

為保留層間介質(zhì)，PECVD氧化硅淀積。SiO2Table12.5.4

475：確定互連圖形

說明：

光刻確定氧化硅槽圖形，帶膠。在確定圖形之前將通孔窗口放在槽里。PhotoresistTable12.5.5

486：刻蝕互連槽和通孔

說明：

在層間介質(zhì)氧化硅中干法刻蝕溝道，停止在SiN層。穿過SiN.層中的開口繼續(xù)刻蝕形成通孔窗口。Table12.5.6

497：淀積阻擋金屬層

說明：

在槽和通孔的底部及側(cè)壁用離子化的PVD淀積鉭(TaN）和氮化鉭擴(kuò)散層。阻擋層金屬Table12.5.7

508：淀積銅種子層

說明：

用CVD.淀積連續(xù)的銅種子層，種子層必須是均勻的并且沒有針孔。銅種子層Table12.5.8

519：淀積銅填充

說明：

用電化學(xué)淀積(ECD).淀積銅填充，即填充通孔窗口也填充槽。銅層Table12.5.9

5210：用CMP清除額外的銅

說明：

用CMP清除額外的銅，這一過程平坦化了表面并為下道工序做了準(zhǔn)備。最后的表面是一個金屬鑲嵌在介質(zhì)內(nèi)，形成電路的平面結(jié)構(gòu)。Copper53銅鑲嵌布線ILDILDM1CuSiNCu通孔和金屬層的銅填充同時進(jìn)行，節(jié)省了工藝步驟并消除了通孔和金屬線之間的界面5410.3平坦化為什么要實(shí)現(xiàn)芯片的平坦化？

為了能夠在有限的圓晶片表面上有足夠的金屬內(nèi)連線，以配合日趨精密且復(fù)雜的集成電路的發(fā)展需求，在晶片上制作兩層以上的金屬層，早已成為半導(dǎo)體工藝發(fā)展的一種趨勢(尤其是在VLSI邏輯產(chǎn)品上更顯得重要)。為了使兩層金屬線之間有良好的隔離效果，在制作第二層金屬層之前，必須先把用來隔離這兩層導(dǎo)線的介電層做好才行。但是，因?yàn)檫@層以CVD法所沉積的介電層會受到第一層金屬層的輪廓的影響，因此必須加以平坦化，以利于第二層金屬的光刻。平坦化以后，就可以沉積第二層金屬了。55用于晶圓平坦化的術(shù)語

56e)全面平坦化a)未平坦化b)平滑化c)部分平坦化d)局部平坦化57平坦化技術(shù)局部平坦化的特點(diǎn)是在一定范圍的硅片表面上實(shí)現(xiàn)平坦化，主要技術(shù)為旋涂玻璃（SOG）法。SOG是一種相當(dāng)于SiO2的液相絕緣材料，通過類似涂膠的工藝，將其有效地填滿凹槽以實(shí)現(xiàn)局部平坦化。全局平坦化則主要通過化學(xué)機(jī)械拋光法（CMP）來實(shí)現(xiàn)，其特點(diǎn)是整個硅片表面上介質(zhì)層是平整的。

5810.3.1旋涂玻璃法旋涂玻璃法(SOG:Spin-On-Glass）SOG基本原理：把一種溶于溶劑內(nèi)的介電材料以旋涂的方式涂在晶片上。介電材料可以隨著溶劑在晶片表面流動，填入凹槽內(nèi)。SOG的優(yōu)點(diǎn)：液態(tài)溶液覆蓋，填充能力好。SOG的缺點(diǎn)：(1)易造成微粒，主要來自SOG殘留物，可以通過工藝和設(shè)備改善來減少。(2)有龜裂及剝離的現(xiàn)象，通過對SOG材料本身與工藝的改進(jìn)來避免(3)有殘余溶劑“釋放”的問題59SOG的制造過程可以分為涂布與固化兩個階段涂布是將SOG以旋涂的方式覆蓋在晶片的表面固化以熱處理的方法,在高溫下把SOG內(nèi)剩余的溶劑趕出,使SOG的密度增加,并固化為近似于SiO2的結(jié)構(gòu)SOG在實(shí)際應(yīng)用上,主要是采用所謂的三明治結(jié)構(gòu):以SOG為主的平坦化內(nèi)連線的介電層,事實(shí)上是由兩層以CVD法沉積的SiO2和SOG法所覆蓋的SiO2等三層介電層所構(gòu)成的,SOG被兩層CVD-SiO2所包夾制作這種介電層主要有“有回蝕”及“無回蝕”兩種方法60圖（a）剛沉積在有高低起伏的晶片表面的介電層截面（b）經(jīng)部分平坦化后的介電層外觀；（c）具備局部平坦度的介電層（d）具備全面性平坦度的介電層

61下圖是實(shí)際應(yīng)用采用的結(jié)構(gòu)，這一技術(shù)可以進(jìn)行制程線寬到0.5μ的溝填（GapFill）與平坦化。列有兩種主要的SOG的平坦化流程。制程啟始于晶片已完成第一層金屬層的蝕刻；

以PECVD法沉積第一層SiO2

進(jìn)行SOG的涂布與固化。

62緊接著，SOG的制程將分為有/無回蝕兩種方式

在有回蝕的SOG制程中，上完SOG的晶片，將進(jìn)行電漿干蝕刻，以去除部分的SOG

然后再沉積第二層PECVDSiO2，而完成整個制作流程

至于“無加蝕”的SOG制程，則在晶片上完SOG之后，直接進(jìn)行第二層PECVDSiO2的沉積。

6310.3.2化學(xué)機(jī)械拋光法化學(xué)機(jī)械拋光(研磨)法（CMP-Chemical-MechanicalPolishing），這是唯一一種能提供VLSI全面平坦化的技術(shù)，由IBM