第5章同步時(shí)序電路與數(shù)字系統(tǒng)設(shè)計(jì)

第5章:同步時(shí)序電路和數(shù)字系統(tǒng)設(shè)計(jì)§5-1狀態(tài)表與同步時(shí)序電路的基本設(shè)計(jì)方法數(shù)字系統(tǒng)的基本結(jié)構(gòu)控制單元（同步時(shí)序電路）數(shù)據(jù)處理單元：主要完成數(shù)據(jù)的采集、存儲(chǔ)、運(yùn)算和傳輸，與外界進(jìn)行數(shù)據(jù)交換。主要由存儲(chǔ)器、運(yùn)算器、數(shù)據(jù)選擇其等功能電路組成?！?-1同步時(shí)序電路的基本設(shè)計(jì)方法§5-1-1原始狀態(tài)表的建立§5-1-2用觸發(fā)器實(shí)現(xiàn)同步時(shí)序電路§5-1-3用MSI時(shí)序模塊同步時(shí)序電路

針對(duì)比較簡(jiǎn)單的同步電路，設(shè)計(jì)方法是：文字功能描述→狀態(tài)表或狀態(tài)圖→邏輯方程→邏輯圖原始狀態(tài)圖（狀態(tài)表）原始狀態(tài)圖（狀態(tài)表）：根據(jù)設(shè)計(jì)命題的要求初步畫出的狀態(tài)圖（狀態(tài)表）可能包含多余狀態(tài)，其建立無(wú)明顯規(guī)律可循，是時(shí)序電路設(shè)計(jì)中重要的一步。§5-1-1原始狀態(tài)表的建立步驟：1、分析題意，確定輸入、輸出變量。1、選擇狀態(tài)，以記憶電路輸入的歷史過(guò)程。2、對(duì)每一個(gè)狀態(tài)，考察在每一種輸入組合下應(yīng)轉(zhuǎn)入的下一個(gè)狀態(tài)，從而導(dǎo)出狀態(tài)圖和狀態(tài)表。例1：111序列檢測(cè)器S1：收到0S2：收到一個(gè)1S3：收到兩個(gè)1當(dāng)連續(xù)收到三個(gè)或三個(gè)以上1時(shí)輸出1。例2：010和1001序列檢測(cè)器S0：0S1：01S2：010,10S3：100S4：1001S5：011例3：余三碼誤碼檢測(cè)器（1）余3碼：0011-1100S0：表示復(fù)位例3：余三碼誤碼檢測(cè)器（2）例5：串行加法器S0：進(jìn)位為0S1：進(jìn)位為1§4-2-3莫爾型電路的分析串行加法器和為0、無(wú)進(jìn)位：00/0和為0、有進(jìn)位：01/0和為1、無(wú)進(jìn)位：10/1和為1、有進(jìn)位：11/1例6：加1/加2同步計(jì)數(shù)器

X=0時(shí)加1計(jì)數(shù)，計(jì)到9后再回0，X=1時(shí)加2計(jì)數(shù)，計(jì)到8后再回0，計(jì)數(shù)器狀態(tài)為奇數(shù)時(shí)，X不會(huì)為1。§5-1-2用觸發(fā)器實(shí)現(xiàn)同步時(shí)序電路指導(dǎo)思想：用盡可能少的觸發(fā)器和門電路實(shí)現(xiàn)待設(shè)計(jì)電路。一、狀態(tài)化簡(jiǎn)二、狀態(tài)分配三、導(dǎo)出激勵(lì)方程和輸出方程四、設(shè)計(jì)舉例五、時(shí)鐘偏移狀態(tài)化簡(jiǎn)

所謂狀態(tài)化簡(jiǎn)就是對(duì)原始狀態(tài)表中存在的若干等價(jià)狀態(tài)進(jìn)行合并。經(jīng)狀態(tài)化簡(jiǎn)后電路的狀態(tài)數(shù)減少，可以在一定程度上減少所需觸發(fā)器的數(shù)目。

對(duì)于有q狀態(tài)的時(shí)序電路來(lái)說(shuō)，所需的觸發(fā)器的個(gè)數(shù)，其下限r(nóng)可由下式?jīng)Q定狀態(tài)等價(jià)：以Si為起始狀態(tài)，在任一可能的輸入序列作用下的輸出序列均與以Sj為起始狀態(tài)，在同一輸入序列作用下的輸出序列相同，稱Si與Sj等價(jià)（Si≈Sj）等價(jià)的狀態(tài)用一個(gè)狀態(tài)代替。狀態(tài)等價(jià)條件：在所有可能的輸入下：1、它們的輸出相同；2、它們的次態(tài)滿足下列條件之一： ①次態(tài)相同； ②次態(tài)交錯(cuò)； ③次態(tài)互為隱含條件。｛S1,S3,S4｝｛S2,S5｝｛S6,S7｝例1：狀態(tài)表化簡(jiǎn)1.作狀態(tài)對(duì)圖；2.狀態(tài)一一比較，結(jié)果填入狀態(tài)圖；3.檢查隱含條件；4.求出全部狀態(tài)等價(jià)類，狀態(tài)合并，畫出簡(jiǎn)化狀態(tài)表。S1=｛S1，S6｝S2=｛S2，S3，S8｝例2：未完全描述狀態(tài)表化簡(jiǎn)S2=｛S2，S3｝S4=｛S4，S7｝S5=｛S5，S6｝

可以對(duì)任意項(xiàng)賦予一個(gè)適當(dāng)?shù)闹?，以便進(jìn)行狀態(tài)合并。目的：狀態(tài)用觸發(fā)器狀態(tài)表示，因此，要對(duì)狀態(tài)分配二進(jìn)制代碼。方法：狀態(tài)分配影響電路的復(fù)雜程度，符合以下條件的狀態(tài)，應(yīng)盡可能分配相鄰的代碼。1、在同一輸入下，有相同次態(tài)的現(xiàn)態(tài)；(S1,S2、S2,S3)2、同一現(xiàn)態(tài)在相鄰輸入下的次態(tài)；(S1,S3、S1,S4、S2,S3)3、在所有輸入下，有相同輸出的現(xiàn)態(tài)。(S2,S3)二、狀態(tài)分配S1=00S2=01S3=11S4=10二、狀態(tài)分配、狀態(tài)編碼三、導(dǎo)出激勵(lì)方程和輸出方程四、設(shè)計(jì)舉例1四、設(shè)計(jì)舉例1設(shè)計(jì)舉例2（8421碼加法計(jì)數(shù)器）設(shè)計(jì)舉例2（續(xù)）例5.7

用D觸發(fā)器設(shè)計(jì)一個(gè)模6同步計(jì)數(shù)器模6計(jì)數(shù)器的狀態(tài)圖模6計(jì)數(shù)器的編碼狀態(tài)表模6計(jì)數(shù)器的邏輯圖電路自啟動(dòng)性驗(yàn)證若對(duì)該模6計(jì)數(shù)器重新分配如下的狀態(tài)代碼：S0=000，S1=001，S2=011，S3=111，S4=110，S5=100，可推出次態(tài)方程和輸出方程分別為

則狀態(tài)圖打斷堵塞循環(huán)序列的狀態(tài)圖出現(xiàn)堵塞現(xiàn)象的原因是：在次態(tài)方程推導(dǎo)時(shí)，把無(wú)效狀態(tài)作為任意項(xiàng)處理，沒(méi)有確定的轉(zhuǎn)移方向。

無(wú)堵塞循環(huán)序列的邏輯電路§5-3用MSI實(shí)現(xiàn)同步時(shí)序電路常用MSI時(shí)序模塊移位寄存器：74194（4位、并/串、雙向）多D觸發(fā)器：74175集成計(jì)數(shù)器：74163（模16、加法）

74162（模10、加法）

74161（模16、加法；與74163的區(qū)別是異步清0）

74192（模10、加/減、異步清0與置數(shù)）1、一般不必進(jìn)行狀態(tài)化簡(jiǎn)。

用計(jì)數(shù)器實(shí)現(xiàn)同步時(shí)序電路用MSI實(shí)現(xiàn)同步時(shí)序電路的思路：

四D鎖存器實(shí)現(xiàn)同步時(shí)序電路2、根據(jù)所選擇的MSI器件來(lái)決定狀態(tài)分配和導(dǎo)出激勵(lì)方程和輸出方程。例5.8

試以MSI時(shí)序模塊74163為核心，設(shè)計(jì)一個(gè)7位巴克碼（1110010）串行序列檢測(cè)器。（1）確定原始狀態(tài)圖電路需要記憶的狀態(tài)有8個(gè)：S0：初態(tài)x=0，z=0S1：第1個(gè)碼元“1”，z=0S2：“11”，z=0S3：“111”，z=0S4：“1110”，z=0S5：“11100”，z=0S6：“111001”，z=0S7：“1110010”，z=1（2）利用集成計(jì)數(shù)器74163實(shí)現(xiàn)激勵(lì)方程的導(dǎo)出需要通過(guò)分析其編碼狀態(tài)圖（表），弄清在每一種現(xiàn)態(tài)下要實(shí)現(xiàn)何種狀態(tài)轉(zhuǎn)換，要實(shí)現(xiàn)這些狀態(tài)轉(zhuǎn)換，需要MSI時(shí)序模塊做怎樣的一些操作，把所有分析的結(jié)果填入MSI時(shí)序模塊的操作表。再由操作表來(lái)分析執(zhí)行相關(guān)操作MSI器件的各控制輸入端應(yīng)加什么樣的激勵(lì)信號(hào)，從而推導(dǎo)出MSI器件的各控制輸入端的激勵(lì)方程。以MSI時(shí)序模塊為核心來(lái)實(shí)現(xiàn)同步時(shí)序電路的關(guān)鍵仍然是要導(dǎo)出MSI器件的各控制輸入端的激勵(lì)方程。原始狀態(tài)圖編碼后的狀態(tài)圖操作表根據(jù)所選擇的MSI器件來(lái)決定狀態(tài)分配狀態(tài)分配表①狀態(tài)分配因此可設(shè)：S0——000，S4——100，S1——001，S5——101，S2——010，S6——110

S3——011，S7——111

狀態(tài)分配表特點(diǎn)：S0→S1→S2→S3→S4→S5→S6→S7編碼狀態(tài)圖代入②畫操作表計(jì)數(shù)操作保持操作預(yù)置操作操作表計(jì)數(shù)操作③求74163控制端、置數(shù)端、并行數(shù)據(jù)輸入端D2D1D0的函數(shù)表達(dá)式（因?yàn)?4163執(zhí)行何種操作是由、及共同決定的）D2D1D0當(dāng)當(dāng)Q2Q1Q0=000時(shí)表達(dá)式：求輸出方程z

畫出邏輯電路

以74163為核心實(shí)現(xiàn)的7位巴克碼串行序列檢測(cè)器的邏輯電路

例5.9

以74163為核心，輔以適當(dāng)?shù)慕M合器件完成例5.4的加1/加2同步計(jì)數(shù)器的設(shè)計(jì)。狀態(tài)分配表編碼狀態(tài)圖（1）狀態(tài)分配（2）畫操作表考慮計(jì)數(shù)器的自啟動(dòng)功能，將無(wú)效狀態(tài)1010~1111所對(duì)應(yīng)的操作統(tǒng)一設(shè)為清0。（3）導(dǎo)出74163控制各輸入端激勵(lì)函數(shù)①求

由于僅在1001~1111狀態(tài)下清0，故只需在這些狀態(tài)對(duì)應(yīng)的方格中填0，而其余方格中均填寫1僅有x=1且Q0=0（偶數(shù)）時(shí)進(jìn)行加2計(jì)數(shù)，執(zhí)行預(yù)置數(shù)操作（）

②求由于不存在保持操作，故可令求④求D3D2D1D0當(dāng)x=1時(shí)，Q3Q2Q1Q0=0000狀態(tài)的下一狀態(tài)應(yīng)該是0010，需要執(zhí)行置數(shù)操作，故這時(shí)D3D2D1D0=0100同理：在0010狀態(tài)時(shí)D3D2D1D0=0100，0100狀態(tài)時(shí)D3D2D1D0=0110，0110狀態(tài)時(shí)D3D2D1D0=1000，1000狀態(tài)時(shí)D3D2D1D0=0000；而在其它狀態(tài)時(shí)D3D2D1D0可任意。

（4）畫邏輯圖以74163為核心實(shí)現(xiàn)的加1/加2計(jì)數(shù)器74175的功能表4D觸發(fā)器74175邏輯符號(hào)以多D觸發(fā)器為核心設(shè)計(jì)同步時(shí)序電路

例5.10

試用集成四D觸發(fā)器74175及適當(dāng)?shù)慕M合器件實(shí)現(xiàn)具有下表所示