大學《數(shù)字電子技術(shù)》判斷題題庫及答案

《數(shù)字電子技術(shù)》判斷題題庫判斷題（正確打√，錯誤的打×）1.方波的占空比為0.5。（√）2數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。（√）3．格雷碼具有任何相鄰碼只有一位碼元不同的特性。（√）4．八進制數(shù)（18）8比十進制數(shù)（18）10小。（√）5．當傳送十進制數(shù)5時，在8421奇校驗碼的校驗位上值應為1。（√）6．在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（√）7．占空比的公式為：q=tw/T，則周期T越大占空比q越小。（×）8．十進制數(shù)（9）10比十六進制數(shù)（9）16小。（√）9．當8421奇校驗碼在傳送十進制數(shù)（8）10時，在校驗位上出現(xiàn)了1時，表明在傳送過程中出現(xiàn)了錯誤。（√）10．邏輯變量的取值，１比０大。（×）。11．異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（√）。12．若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（√）。13．因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（×）14．若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（√）15．若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（×）16．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身。（√）17．邏輯函數(shù)Y=A+B++C+B已是最簡與或表達式。（×）B+AB=A+B+AB成立，所以AB=A+B成立。（×）C+B利用代入規(guī)則，令A=BC代入，得Y=BC18．因為邏輯表達式A+19．對邏輯函數(shù)Y=AC+B成立。（×）+B++B+C+B=20．TTL與非門的多余輸入端可以接固定高電平。（√）21．當TTL與非門的輸入端懸空時相當于輸入為邏輯1。（√）22．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（√）23．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（√）24．CMOS或非門與TTL或非門的邏輯功能完全相同。（√）25．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（×）26．TTL集電極開路門輸出為１時由外接電源和電阻提供輸出電流。（√）27．一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（×）28．TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（√）29．D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（×）30．RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（√）31．同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（√）32．主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（√）33．若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（×）34．由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。(√)35．對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（×）36．施密特觸發(fā)器可用于將三角波變換成正弦波。（×）37．施密特觸發(fā)器有兩個穩(wěn)態(tài)。（√）38．多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比。（√）39．石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（×）40．單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。（×）41．單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。（√）42．采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時，若在觸發(fā)器進入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時間的基礎(chǔ)上再展寬tW。（×）43．施密特觸發(fā)器的正向閾值電壓一定大于負向閾值電壓。（√）44．優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（×）45．編碼與譯碼是互逆的過程。（√）46．二進制譯碼器相當于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（√）47．液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（√）48．半導體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動能力問題。（√）49．共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（√）50．數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（√）51．用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（√）52．組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（×）53．時序邏輯電路由組合電路和存儲器（觸發(fā)器）兩部分組成。（√）54．組合電路不含有記憶功能的器件。（√）55．時序電路不含有記憶功能的器件。（×）56．同步時序電路具有統(tǒng)一的時鐘CP控制。（√）57．異步時序電路的各級觸發(fā)器類型不同。（×）58．環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（×）59．環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（√）60．計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（×）61．計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（√）62．D觸發(fā)器的特征方程Qn+1=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時序電路。（×）62．在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（√）63．把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（×）64．同步二進制計數(shù)器的電路比異步二進制計數(shù)器復雜，所以實際應用中較少使用同步二進制計數(shù)器。（×）65．利用反饋清零法獲得N進制計數(shù)器時，若為異步清零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（√）66．權(quán)電阻網(wǎng)絡D/A轉(zhuǎn)換器的電路簡單且便于集成工藝制造，因此被廣泛使用。（×）67．D/A轉(zhuǎn)換器的最大輸出電壓的絕對值可達到基準電壓VREF。（×）68．D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（√）69．D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（√）70．A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多，量化單位△越小。（√）71．A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。（√）72．A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到0。（×）73．一個N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進行N次比較，需要N+2個時鐘脈沖。（√）74．雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強，因此常用于數(shù)字式儀表中。（√）75．采樣定理對采樣頻率的規(guī)定，是為了能不失真地恢復原模擬信號，而又不使電路過于復雜。（√）76．實際中，常以字數(shù)和字節(jié)數(shù)的乘積表示存儲容量。（√）77．RAM由若干位存儲單元組成，每個存儲單元可存放一位二進制信息。（√）78．動態(tài)隨機存取存儲器需要不斷地刷新，以防止電容上存儲的信息丟失。（√）79．用2片容量為16K×8的RAM構(gòu)成容量為32K×8的RAM是位擴展。（×）80．所有的半導體存儲器在運行時都具有讀和寫的功能。（×）81．ROM和RAM中存入的信息在電源斷掉后都不會丟失。（×）82．RAM中的信息，當電源斷掉后又接通，則原存的信息不會改變。（×）83．存儲器字數(shù)的擴展可以利用外加譯碼器控制數(shù)個芯片的片選輸入端來實現(xiàn)。（√）84．PROM的或陣列（存儲矩陣）是可編程陣列。（√）85．ROM的每個與項（地址譯碼器的輸出）都一定是最小項。（√）86．PROM不僅可以讀，也可以寫（編程），則它的功能與RAM相同。（×）87．PAL的每個與項都一定是最小項。（×）88．PAL和GAL都是與陣列可編程、或陣列固定。（√）89．PAL可重復編程。（×）90．PAL的輸出電路是固定的，不可編程，所以它的型號很多。（√）91．GAL的型號雖然很少，但卻能取代大多數(shù)PAL芯片。（√）92．ABEL語