多通道緩沖串口

第八章多通道緩沖串口(McBSP)第八章多通道緩沖串口(McBSP)8.1信號接口8.2控制寄存器8.3時鐘和幀同步信號

8.4標準模式傳輸操作

8.7SPI接口

8.1信號接口McBSP是多通道緩沖串口(Multi-channelBufferedSerialPort)RSR---數據接收移位寄存器RBR---數據接收緩沖寄存器DRR---數據接收寄存器DXR---數據發(fā)送寄存器XSR---數據發(fā)送移位寄存器8.1信號接口CPU或EDMA控制器向數據發(fā)送寄存器(DXR)寫入待發(fā)送的數據，從數據接收寄存器(DRR)讀取接收到的數據。McBSP的接收操作采取3級緩存方式，數據到達DR管腳后移位進入RSR。一旦整個數據單元(8位、12位、16位、20位、24位或32位)接收完畢，若RBR寄存器為空，則RSR將數據復制到RBR中。如果DRR中舊的數據已經被CPU或EDMA控制器讀走，則RBR進一步將新的數據復制到DRR中。發(fā)送操作采取2級緩存方式，發(fā)送數據首先由CPU或EDMA控制器寫入DXR。如果XSR寄存器為空，則DXR中的值被復制到XSR準備移位輸出；否則，DXR會等待XSR中舊數據的最后1位被移位輸出到DX管腳后，才將數據復制到XSR中。這種多級緩沖結構使片內的數據讀寫和外部的數據通信可以同時進行。EDMA事件的觸發(fā)，PaRAM的設置McBSP術語位(Bit)：位是串行數據流中的最小組成部分。每個位的開始和結束都是用一個串行時鐘的邊沿作為標志。字(Word)：字是一組位，它組成了在DSP和外部器件之間傳輸的數據。單元(Slot)：一個單元包括組成字的那些位。有時為了將字填充到對于DSP和外部器件接口來說合適的位數，單元也包括那些用來填充字的附加位。幀(Frame)：一幀可以包括一個或多個單元，這由具體協(xié)議確定8.2控制寄存器串口控制寄存器(SPCR)8.2控制寄存器8.2控制寄存器接收控制寄存器(RCR)發(fā)送控制寄存器(XCR)8.2控制寄存器采樣率發(fā)生器寄存器(SRGR)管腳控制寄存器(PCR)8.3時鐘和幀同步信號時鐘CLKR/CLKX是接收／發(fā)送串行數據流的同步時鐘，幀同步信號FSR和FSX則定義了一批數據傳輸的開始。McBSP的數據時鐘以及幀同步信號可以設置的參數包括：FSR、FSX、CLKX和CLKR的極性選擇單相幀或二相幀定義每相中數據單元的個數定義每相中１個數據單元的位數幀同步信號是否觸發(fā)開始新的串行數據流幀同步信號與第１個數據位之間的延遲，可以是0位、1位或2位延遲接收數據的左右調整，進行符號擴展或是填充01.采樣率發(fā)生器CLKG頻率=輸入時鐘的頻率／(CLKGDV+1)FPER和FWID位分別控制幀脈沖的周期和脈沖寬度

2.幀同步和時鐘信號的有效邏輯/邊沿

可以通過PCR寄存器的FS(R/X)M位設置幀同步脈沖由內部采樣率發(fā)生器輸出或是由外部輸入；通過PCR中的CLK(R/X)M位選擇收發(fā)時鐘信號是外部輸入還是輸出。3.幀同步信號幀同步有效表示1幀串行數據傳輸的開始幀可以包括2個相位相位中的數據單元個數定義為

(R/X)FRLEN(1/2)+1數據單元的位數如表所示例子中參數設置為(R/X)FRLEN1=0000001b，(R/X)FRLEN2=0000010b，(R/X)WDLEN1=001b，(R/X)WDLEN2=000b

雙相幀(Dual-PhaseFrame)的例子3.幀同步信號4個8位數據單元的單相幀傳輸例子：(R/X)PHASE=0，表示單相幀(R/X)FRLEN1=0000011b，表示每幀4個數據單元(R/X)WDLEN1=000b，表示數據字長8位1個32位數據單元的單相幀傳輸例子：(R/X)PHASE＝0，表示單相幀(R/X)FRLEN1＝0b，表示每幀中含1個數據單元(R/X)WDLEN1=101b，表示數據單元字長32位4.數據延遲收/發(fā)控制寄存器中的RDATDLY位和XDATDLY位可分別設置接收和發(fā)送的數據延遲，延遲范圍可以是0~2個傳輸時鐘周期，一般是在其后的第1個時鐘周期啟動該幀的數據傳輸8.4標準模式傳輸操作下面的討論中，假設串口的設置為：(R/X)PHASE＝0，單相幀(R/X)FRLEN1＝0b，每幀一個數據單元(R/X)WDLEN1=000b，數據單元字長8位(R/X)FRLEN2和(R/X)WDLEN2字段無效，可以設為任意值CLK(R/X)P=0，時鐘下降沿處接收數據，上升沿處發(fā)送數FS(R/X)P=0，幀同步信號高有效(R/X)DATDLY=01b，1位數據延遲數據的接收(FSR)有效后，DR管腳上的數據在經過一定的數據延遲后依次移位進入(RSR)。若RBR為空，則在每個數據單元接收的末尾，CLRK時鐘上升沿處，RSR中的內容會被復制到RBR中。這一個復制操作會在下一個時鐘下降沿處觸發(fā)狀態(tài)位RRDY置1，標志接收數據寄存器(DRR)已準備好，CPU或DMA控制器可以讀取數據。當數據被讀走后，RRDY自動變無效。數據的發(fā)送(FSX)有效后，(XSR)中的數據經過一定的數據延遲，開始依次移位輸出到DX管腳上。在每個數據單元發(fā)送的末尾，CLRK時鐘上升沿處，如果DXR中已經準備好新的數據，DXR中的新數據會自動復制到XSR中。DXR-XSR復制操作會在下一個CLKX下降沿處激活XRDY位，表示可以向發(fā)送數據寄存器(DXR)寫入新的數據。CPU或DMA控制器寫入數據后，XRDY變?yōu)闊o效。幀信號的最高頻率幀頻率=傳輸時鐘頻率／幀同步信號之間的傳輸時鐘周期數最大幀頻率=傳輸時鐘頻率／每幀數據的位數忽略幀同步的傳輸(R/X)FIG=0時數據單元B被多余的幀同步信號中斷的例子

(R/X)FIG=1時McSBP忽略多余的幀同步信號的操作

忽略幀同步的傳輸利用(R/X)FIG位設置，進行數據打包(DataPacking)多通道傳輸接口1幀串行數據流也可看成是1組時分復用的數據傳輸通道，“數據單元”就等同于“數據通道”

(a)XMCM=00b，多通道操作被禁止。發(fā)送的4個數據單元都經過了“寫入DXR”，和“DXR-XSR拷貝”階段，最后出現(xiàn)在DX管腳上

多通道傳輸接口(b)XMCM=01b，使能多通道工作模式。首先禁止并屏蔽所有數據單元的發(fā)送輸出。XPABLK選擇A組子幀中的0號子幀，然后由XCER使能該子幀中的第1、3號數據通道進行發(fā)送。只有被選擇并使能的通道，其對應數據(E1，E3)才會進行DXR-XSR拷貝，并出現(xiàn)在DX管腳上多通道傳輸接口(c)XMCM=10b，使能多通道工作模式。所有的通道都被使能發(fā)送數據，因此可以看到E0～E3都完成了“寫入DXR”“DXR-XSR拷貝”操作，但是只有XPABLK和XCER位選擇的通道的數據(E1和E3)才會真正出現(xiàn)在DX管腳上，其余通道數據的輸出均被屏蔽多通道傳輸接口(d)XMCM=11b，使能多通道工作模式。首先禁止并屏蔽所有數據單元的發(fā)送輸出，進入對稱收發(fā)模式。對稱收發(fā)模式是指設備的收發(fā)操作在同一個子幀位置執(zhí)行。此時由RPABLK統(tǒng)一選擇發(fā)送和接收需要的子幀，XPABLK字段的設置值不再有效8.7SPI接口串行協(xié)議接口(SeriesProtocolInterface)定義了主/從兩種模式，包括4根信號線串行數據輸入(MISO，主設備輸入或從設備輸出)串行數據輸出(MOSI，主設備輸出或從設備輸入)移位時鐘(SCK)從設備使能(SS)SPI接口的最大特點是由主設備時鐘信號的出現(xiàn)與否界定主/從設備間的通信McBSP的數據同步時鐘具有停止控制選項，因此可以與SPI協(xié)議兼容

SPI接口時鐘工作模式CLKSTP=10b時的SPI傳輸CLKSTP=11b時的SPI傳輸CLKSTP=10，CLKXP=0CLKSTP=10，CLKXP=1CLKSTP=11，CLKXP=0CLKSTP=11，CLKXP=1CLKGDV=250，時鐘周期=40ns*250=10us，(CPU/2)=25MHzMcBSP作為SPI主控端(Master)由于McBSP產生CLKX和FSX信號輸出，因此需設置CLKXM=FSXM=1。此外，還需要設置SRGR寄存器中的FSMG=0，即每次進行DXR到XSR的拷貝操作時要產生FSX信號McBSP作為SPI從屬端(Slave)當McBSP作為SPI從設備時，由外部主設備產生接口時鐘和從設備使能信號。McBSP的CLKX管腳和FSX管腳配置為輸入管腳(CLKXM=FSXM＝0)。輸入串口的CLKX和FSX同時也作為