2023年IC設(shè)計(jì)面試筆試題目

IC設(shè)計(jì)面試筆試題目集合分類筆試／面試題目集合分類-－IC設(shè)計(jì)基礎(chǔ)?

1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的結(jié)識，列舉一些與集成電路?相關(guān)的內(nèi)容(如講清楚模擬、數(shù)字、雙極型、CMＯS、MＣＵ、ＲＩSC、CISC、DSP、ASＩC、FPGA等的概念)。（仕蘭微面試題目)?2、ＦPＧＡ和ASIC的概念，他們的區(qū)別。（未知)

答案：FＰＧＡ是可編程ASIC。?ASIC：專用集成電路,它是面向?qū)ｉT用途的電路,專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定規(guī)定,能以低研制成本,短、交貨周期供貨的全定制,半定制集成電路。與門陣列等其它ASＩC(Appｌｉｃａt(yī)ionSｐecifｉｃIC）相比,它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制導(dǎo)致本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢查等優(yōu)點(diǎn)

模擬電路

１、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子)?２、平板電容公式（C＝εS/4πkd)。（未知)

3、最基本的如三極管曲線特性。（未知）?4、描述反饋電路的概念,列舉他們的應(yīng)用。（仕蘭微電子)

５、負(fù)反饋種類（電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋饋的優(yōu)點(diǎn)（減少放大器的增益靈敏度，改變輸入電阻和輸出電阻,改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動調(diào)節(jié)作用)（未知)

６、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）?7、頻率響應(yīng),如:怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）

8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償,并畫補(bǔ)償后的波特圖。(凹凸）

9、基本放大電路種類(電壓放大器,電流放大器，互導(dǎo)放大器和互阻放大器),優(yōu)缺?點(diǎn),特別是廣泛采用差分結(jié)構(gòu)的因素。（未知)

１0、給出一差分電路,告訴其輸出電壓Ｙ+和Ｙ-,求共模分量和差模分量。(未知）

1１、畫差放的兩個(gè)輸入管。（凹凸）

12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的

運(yùn)放電路。（仕蘭微電子）

1３、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）

14、給出一個(gè)簡樸電路，讓你分析輸出電壓的特性(就是個(gè)積分電路)，并求輸出端某點(diǎn)的

rise／fall時(shí)間。（Infiｎｅoｎ筆試試題）?15、電阻R和電容Ｃ串聯(lián)，輸入電壓為R和C之間的電壓,輸出電壓分別為C上電壓和Ｒ上電

壓，規(guī)定繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器,何為低通濾?波器。當(dāng)ＲＣ＜１６、有源濾波器和無源濾波器的原理及區(qū)別?(新太硬件）

1７、有一時(shí)域信號S=V0sin（2pｉf0ｔ)＋V1cos(2pif1t)+V2sin(2pif3ｔ+90)，當(dāng)其通過低通、帶通、高通濾波器后的信號表達(dá)方式。（未知)

18、選擇電阻時(shí)要考慮什么？(東信筆試題)?19、在CMOS電路中，要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平,這個(gè)單管你會用P管?還是N管，為什么?（仕蘭微電子）

20、給出多個(gè)mos管組成的電路求５個(gè)點(diǎn)的電壓。(Infiｎeon筆試試題)

２1、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡樸描述其優(yōu)缺陷。(仕蘭微電子）

22、畫電流偏置的產(chǎn)生電路，并解釋。(凹凸）?2３、史密斯特電路，求回差電壓。（華為面試題)

2４、晶體振蕩器，仿佛是給出振蕩頻率讓你求周期(應(yīng)當(dāng)是單片機(jī)的,１2分之一周期.．..)（華為面試題）?２5、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路,分別畫出其原理圖。（仕蘭微電子)?26、ＶCO是什么,什么參數(shù)(壓控振蕩器?)（華為面試題）

27、鎖相環(huán)有哪幾部分組成?（仕蘭微電子)

28、鎖相環(huán)電路組成,振蕩器（比如用D觸發(fā)器如何搭)。(未知)?29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。(未知）

3０、假如公司做高頻電子的，也許還要RF知識,調(diào)頻,鑒頻鑒相之類,不一一列舉。（未?知）

31、一電源和一段傳輸線相連(長度為L,傳輸時(shí)間為T）,畫出終端處波形,考慮傳輸線

無損耗。給出電源電壓波形圖，規(guī)定繪制終端波形圖。（未知)

3２、微波電路的匹配電阻。(未知）

3３、DAC和ＡＤC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子)?34、A/D電路組成、工作原理。(未知）?３5、實(shí)際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗,穩(wěn)定，高速如何?做到,調(diào)運(yùn)放,布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問,肯定會問得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了）,這個(gè)東西各個(gè)人就不同樣了，不好說什么了。(未知）?

__＿_(dá)___________＿_(dá)___＿_(dá)_____＿＿＿_(dá)_________＿_(dá)____＿_(dá)＿_(dá)＿_(dá)＿_(dá)_＿＿＿＿_(dá)______＿_(dá)_＿_(dá)?

數(shù)字電路?1、同步電路和異步電路的區(qū)別是什么?（仕蘭微電子)?2、什么是同步邏輯和異步邏輯?(漢王筆試）

同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。

3、什么是"線與"邏輯，要實(shí)現(xiàn)它,在硬件特性上有什么具體規(guī)定?（漢王筆試）?

線與邏輯是兩個(gè)輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn),由于不用oc門也許使灌電流過大,而燒壞邏輯門。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

４、什么是Setup和Holｄｕｐ時(shí)間？(漢王筆試)

5、sｅtuｐ和holduｐ時(shí)間,區(qū)別．(南山之橋）

６、解釋ｓｅtuｐtimｅ和holdtime的定義和在時(shí)鐘信號延遲時(shí)的變化。（未知）

7、解釋sｅｔuｐ和holdtiｍeviolａｔioｎ,畫圖說明,并說明解決辦法。（威盛ＶＩA2023．11.0６上海筆試試題）?

Ｓetｕp/ｈｏldtime是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間規(guī)定。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片,這個(gè)Ｔ就是建立時(shí)間－Seｔuｐtime.如不滿足setｕｐtiｍe,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿,數(shù)據(jù)才干被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以后,數(shù)據(jù)穩(wěn)定不變的時(shí)間。假如hoｌdtｉｍｅ不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間(SｅtｕｐＴｉme)和保持時(shí)間(Hｏldtiｍｅ）。建立時(shí)間是指在時(shí)鐘邊沿前,數(shù)據(jù)信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時(shí)間。假如不滿足建立和保持時(shí)間的話,那么DFF將不能對的地采樣到數(shù)據(jù)，將會出現(xiàn)

mｅｔasｔability的情況。假如數(shù)據(jù)信號在時(shí)鐘沿觸發(fā)前后連續(xù)的時(shí)間均超過建立和保持時(shí)間,那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

８、說說對數(shù)字邏輯中的競爭和冒險(xiǎn)的理解，并舉例說明競爭和冒險(xiǎn)如何消除。(仕蘭微電子)?９、什么是競爭與冒險(xiǎn)現(xiàn)象?如何判斷？如何消除?（漢王筆試)?

在組合邏輯中，由于門的輸入信號通路中通過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險(xiǎn)。假如布爾式中有相反的信號則也許產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。解決

方法:一是添加布爾式的消去項(xiàng),二是在芯片外部加電容。

１０、你知道那些常用邏輯電平？TTL與CＯMＳ電平可以直接互連嗎？(漢王筆試)

常用邏輯電平:１２V，5V，3.3V；ＴTL和CMOS不可以直接互連，由于TTＬ是在0.３－3.6V之間,而CMOＳ則是有在12Ｖ的有在5Ｖ的。CＭOS輸出接到TTL是可以直接互連。TＴL接ＣＭＯS需要在輸出端口加一上拉電阻接到５Ｖ或者１2Ｖ。

１1、如何解決亞穩(wěn)態(tài)。(飛利浦－大唐筆試)?

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定期間段內(nèi)達(dá)成一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時(shí)輸出才干穩(wěn)定在某個(gè)對的的電平

上。在這個(gè)穩(wěn)定期間,觸發(fā)器輸出一些中間級電平,或者也許處在振蕩狀態(tài)，并且這種無

用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。

12、ＩC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。（南山之橋）?13、MOORＥ與MＥELEY狀態(tài)機(jī)的特性。（南山之橋）?14、多時(shí)域設(shè)計(jì)中,如何解決信號跨時(shí)域。（南山之橋）

15、給了ｒeg的setｕｐ,ｈoｌd時(shí)間，求中間組合邏輯的delay范圍。(飛利浦－大唐筆試）

Ｄelａy<ｐeriod-ｓeｔup–ｈｏld

1６、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1mａx,最小為Ｔ1miｎ。組合邏輯電路最大延遲為Ｔ2mａx,最小為T２ｍin。問，觸發(fā)器Ｄ2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華為）?17、給出某個(gè)一般時(shí)序電路的圖，有Tsetuｐ,Tdｅlａy，Ｔck－>q,尚有clock的ｄelaｙ，寫出決定最大時(shí)鐘的因素,同時(shí)給出表達(dá)式。(威盛VIA2023.１１.06上海筆試試題)?1８、說說靜態(tài)、動態(tài)時(shí)序模擬的優(yōu)缺陷。(威盛VIＡ２023.11．0６上海筆試試題)?19、一個(gè)四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timｉng。(威盛ＶIA202３.1１．06上海筆試試題）?20、給出一個(gè)門級的圖,又給了各個(gè)門的傳輸延時(shí),問關(guān)鍵途徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵途徑。（未知)?２1、邏輯方面數(shù)字電路的卡諾圖化簡，時(shí)序（同步異步差異),觸發(fā)器有幾種(區(qū)別，優(yōu)?點(diǎn)）,全加器等等。（未知）

22、卡諾圖寫出邏輯表達(dá)使。(威盛VＩA202３．１１.06上海筆試試題）

23、化簡F（Ａ，B,C,D)=m(1，3,4，５,10,1１,12,13,1４,15)的和。（威盛)

２4、plｅasｅｓhowｔhｅCMOＳｉｎvｅrｔerschmatｉc,lａyouｔaｎｄitscrｏｓssecｔiｏnwitｈP-welｌprocess.Plｏｔiｔstｒａnｓfercurve(Ｖｏuｔ-Ｖｉｎ)AｎdalsoexｐlaiｎｔheoperａｔｉonrｅｇionofPMＯＳａnｄNMOSfoｒｅachseｇｍｅｎｔｏｆtｈetｒansfercurve?(威盛筆試題ciｒcuitｄesiｇn-beｉjing-03.1１.09）

25、TｏdesｉgnaＣMＯSinｖertorwiｔhbalanceｒiseａnｄfalltimｅ,pleaseｄefｉnetheraｔｉonoｆchannelwidtｈoｆＰＭOSａndNＭOSandｅｘplａin?

26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中Ｐ管的寬長比要比N管的寬長比大？（仕蘭微電子)?２7、用ｍos管搭出一個(gè)二輸入與非門。(揚(yáng)智電子筆試)

2８、pleasｅdrawtｈetｒａnsisｔｏrlevｅlschematicｏfaｃmｏs２ｉnputANDgateａnｄexplainwhiｃhｉnpｕtｈａsfasｔｅrreｓpｏnseｆoｒoｕtputrisｉngｅdｇｅ.(lessｄｅlaｙ

time)。(威盛筆試題circuiｔdesiｇn-beｉjｉng-03.１１.09)

2９、畫出ＮOＴ,NAND,NOＲ的符號，真值表，尚有ｔrａｎsｉｓtoｒlevel的電路。（Ｉnfｉｎeon筆?試）

３0、畫出CMＯS的圖,畫出tｏw-to-oneｍuxｇaｔe。（威盛VＩA２023.11.0６上海筆試試題）?31、用一個(gè)二選一ｍux和一個(gè)ｉnv實(shí)現(xiàn)異或。（飛利浦-大唐筆試)?3２、畫出Y＝Ａ*Ｂ+C的cｍos電路圖。（科廣試題)

3３、用邏輯們和cmos電路實(shí)現(xiàn)ab＋cd。(飛利浦-大唐筆試）?3４、畫出CMOS電路的晶體管級電路圖,實(shí)現(xiàn)Y=Ａ*B+Ｃ（D+E)。(仕蘭微電子）

３5、運(yùn)用4選1實(shí)現(xiàn)F(ｘ,y,z）=xz+yz'。(未知）

36、給一個(gè)表達(dá)式f=xxｘx+xｘxx+xxxxｘ+xxxx用最少數(shù)量的與非門實(shí)現(xiàn)(事實(shí)上就是化

簡）。

37、給出一個(gè)簡樸的由多個(gè)ＮOT,ＮANＤ,NOR組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。?(Ｉnｆｉｎｅon筆試)

38、為了實(shí)現(xiàn)邏輯（ＡXORB）ＯR（CAＮDＤ），請選用以下邏輯中的一種,并說明為什?么？１)INV

2）AND

3）ＯR

4）NAＮD

5）ＮＯR

6）XOR

答案：NANＤ(未知)

39、用與非門等設(shè)計(jì)全加法器。（華為)

40、給出兩個(gè)門電路讓你分析異同。(華為)?41、用簡樸電路實(shí)現(xiàn),當(dāng)A為輸入時(shí),輸出B波形為…(仕蘭微電子)?42、A,B,C，Ｄ，Ｅ進(jìn)行投票,多數(shù)服從少數(shù)，輸出是Ｆ（也就是假如Ａ，B，C，D,E中1的個(gè)數(shù)比0多，那么F輸出為1,否則Ｆ為0），用與非門實(shí)現(xiàn),輸入數(shù)目沒有限制。(未知)

43、用波形表達(dá)D觸發(fā)器的功能。(揚(yáng)智電子筆試)

4４、用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試)?45、用邏輯們畫出D觸發(fā)器。（威盛ＶＩＡ２０23.１1．０6上海筆試試題)

46、畫出ＤFＦ的結(jié)構(gòu)圖,用ｖerilog實(shí)現(xiàn)之。（威盛）?４7、畫出一種ＣＭOＳ的Ｄ鎖存器的電路圖和版圖。(未知）

4８、D觸發(fā)器和D鎖存器的區(qū)別。(新太硬件面試)

49、簡述latｃh和filp－flop的異同。(未知）

50、ＬATCH和ＤFF的概念和區(qū)別。(未知）

51、lａｔcｈ與regisｔeｒ的區(qū)別,為什么現(xiàn)在多用reｇister.行為級描述中l(wèi)aｔch如何產(chǎn)生的。（南山之橋）

５2、用Ｄ觸發(fā)器做個(gè)二分顰的電路.又問什么是狀態(tài)圖。（華為)

5３、請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路?（漢王筆試)

５4、如何用D觸發(fā)器、與或非門組成二分頻電路?（東信筆試）?55、Ｈｏwmａnyflｉp-floｐcircuitsareneｅｄeｄtｏｄivideｂｙ１6?

(Intel）16分頻？?5６、用fｉlp-fｌop和lｏgic-gatｅ設(shè)計(jì)一個(gè)1位加法器，輸入carｒyｉn和cｕrreｎt-sｔagｅ，輸出caｒrｙoｕｔ和ｎeｘt－sｔage．（未知)

５7、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。(華為)?58、實(shí)現(xiàn)N位JoｈnsonＣounｔer,Ｎ=5。（南山之橋)?59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的７進(jìn)制循環(huán)計(jì)數(shù)器,１5進(jìn)制的呢？（仕蘭微電子）?６0、數(shù)字電路設(shè)計(jì)當(dāng)然必問Veｒiｌｏg/VHＤL,如設(shè)計(jì)計(jì)數(shù)器。(未知)?６１、BLOCKＩNGNＯNBLOCKIＮＧ賦值的區(qū)別。（南山之橋）

65、請用HDL描述四位的全加法器、５分頻電路。（仕蘭微電子）

6６、用VEＲＩLOG或VHＤL寫一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。(未知）?６7、用VEＲＩＬOG或VHDＬ寫一段代碼，實(shí)現(xiàn)消除一個(gè)gｌｉtcｈ。(未知)?６8、一個(gè)狀態(tài)機(jī)的題目用verｉloｇ實(shí)現(xiàn)(但是這個(gè)狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解

的)。（威盛ＶIA20２3．１１.06上海筆試試題)?69、描述一個(gè)交通信號燈的設(shè)計(jì)。(仕蘭微電子)?70、畫狀態(tài)機(jī)，接受1,2，５分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢。(揚(yáng)智電子筆試）

71、設(shè)計(jì)一個(gè)自動售貨機(jī)系統(tǒng),賣sｏｄa水的，只能投進(jìn)三種硬幣，要對的的找回錢

數(shù)。

(1）畫出ｆsm(有限狀態(tài)機(jī))；(2）用verilog編程,語法要符合ｆpgａ設(shè)計(jì)的規(guī)定。(未知）

7２、設(shè)計(jì)一個(gè)自動飲料售賣機(jī)，飲料1０分錢,硬幣有５分和10分兩種,并考慮找零:(1)

畫出fsｍ(有限狀態(tài)機(jī))；(2）用vｅrｉｌｏg編程,語法要符合fｐgａ設(shè)計(jì)的規(guī)定;(3)設(shè)計(jì)?工程中可使用的工具及設(shè)計(jì)大體過程。(未知)

73、畫出可以檢測1001０串的狀態(tài)圖,并verｉｌoｇ實(shí)現(xiàn)之。（威盛）

74、用FＳM實(shí)現(xiàn)10１101的序列檢測模塊。(南山之橋）

a為輸入端，b為輸出端,假如a連續(xù)輸入為１101則b輸出為1，否則為0。

例如ａ：?

ｂ：?

請畫出staｔｅｍachiｎe；請用ＲＴL描述其staｔｅｍachｉnｅ。(未知）?7８、sｒam,falｓｈmｅmｏry，及drａm的區(qū)別?(新太硬件面試)?79、給出單管DRAM的原理圖(西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官2０5頁圖9?-14ｂ)，問你有什么辦法提高refreshtime，總共有5個(gè)問題，記不起來了。(減少溫?度,增大電容存儲容量）(Ｉnfinｅｏn筆試）

８１、名詞:sｒaｍ,ssram,sdrａm?名詞IRQ,BIＯS,USB,VHDL，SDR

IRQ:

ＩnteｒruｐｔReQuest?BIOS：

BaｓicInpuｔOutputSｙstem?USB:

ＵnｉversａlＳerｉaｌBus?ＶHＤL：VＨICHardｗarｅDescriptｉonLanｇuａge?SDＲ:

SingleDataRate

壓控振蕩器的英文縮寫(VＣＯ)。?動態(tài)隨機(jī)存儲器的英文縮寫(ＤＲAＭ)。

名詞解釋，無聊的外文縮寫罷了,比如PCI、ECC、DDＲ、iｎterrｕｐt、pipelinｅ、

IＲQ,BＩＯS,UＳＢ，VHDＬ,VLSIVＣO(壓控振蕩器）RＡM(動態(tài)隨機(jī)存儲器),FIRIIRDFT（離散

傅立葉變換)或者是中文的，比如：ａ.量化誤差

b.直方圖

ｃ.白平衡?

_______＿＿＿_(dá)＿_(dá)__＿_(dá)＿_(dá)＿＿_(dá)__＿_(dá)__＿_(dá)＿_(dá)___＿_(dá)_____＿＿_(dá)＿_(dá)____________________________＿

IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）

1、我們公司的產(chǎn)品是集成電路,請描述一下你對集成電路的結(jié)識，列舉一些與集成電路

相關(guān)的內(nèi)容?(如講清楚模擬、數(shù)字、雙極型、CMOＳ、MＣU(MCＵ(MiｃroCoｎtrollｅrUnit)中文名稱為多點(diǎn)控制單元,又稱單片微型計(jì)算機(jī)(SinｇleChipMicrocoｍpuｔer)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā)展,將計(jì)算機(jī)的CPU、RAM、RＯM、定期數(shù)器和多種I/O接口集成在一片芯片上,形成芯片級的計(jì)算機(jī)，為不同的應(yīng)用場合做不同組合控制。MCU的分類ＭCU按其存儲器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASＨROM等類型。MAＳKROM的MCU價(jià)格便宜,但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場合；FAＬSHＲOM的MCU程序可以反復(fù)擦寫,靈活性很強(qiáng),但價(jià)格較高，適合對價(jià)格不敏感的應(yīng)用場合或做開發(fā)用途；ＯＴＰRＯM的ＭCU價(jià)格介于前兩者之間,同時(shí)又擁有一次性可編程能力,適合既規(guī)定一定靈活性，又規(guī)定低成本的應(yīng)用場合,特別是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。微控制器在通過這幾年不斷地研究,發(fā)展，歷經(jīng)4位,8位,到現(xiàn)在的1６位及3２位,甚至64位。產(chǎn)品的成熟度，以及投入廠商之多,應(yīng)用范圍之廣,真可謂之空前。目前在國外大廠因開發(fā)較早，產(chǎn)品線廣,所以技術(shù)領(lǐng)先,而本土廠商則以多功能為產(chǎn)品導(dǎo)向取勝。但不可諱言的,本土廠商的價(jià)格戰(zhàn)是對外商導(dǎo)致威脅的關(guān)鍵因素。由于制程的改善，８位ＭCU與4位ＭCU價(jià)差相去無幾，8位已漸成為市場主流;目前４位MCU大部份應(yīng)用在計(jì)算器、車用儀表、車用防盜裝置、呼喊器、無線電話、ＣD播放器、ＬCD驅(qū)動控制器、LCD游戲機(jī)、兒童玩具、磅秤、充電器、胎壓計(jì)、溫濕度計(jì)、遙控器及傻瓜相機(jī)等;８位MＣU大部份應(yīng)用在電表、馬達(dá)控制器、電動玩具機(jī)、變頻式冷氣機(jī)、呼喊器、傳真機(jī)、來電辨識器(CallerID)、電話錄音機(jī)、CRＴ顯示器、鍵盤及ＵSB等；16位MCU大部份應(yīng)用在行動電話、數(shù)字相機(jī)及攝錄放影機(jī)等;32位MＣU大部份應(yīng)用在Modem、GPS、ＰDA、HPC、SＴB、Hｕb、Bridge、Ｒouter、工作站、ISDN電話、激光打印機(jī)與彩色傳真機(jī);6４位MCＵ大部份應(yīng)用在高階工作站、多媒體互動系統(tǒng)、高級電視游樂器(如SEGA的Ｄreａmcａsｔ及Niｎteｎdo的GamｅＢｏy)及高級終端機(jī)等）、ＲISＣ(RISC是什么含義？它有什么特點(diǎn)？簡稱為精簡指令系記錄算機(jī)(簡稱RISＣ）,起源于８０年代的MIＰＳ主機(jī)(即RISC機(jī)）,RＩSC機(jī)中采用的微解決器統(tǒng)稱RISC解決器。RＩＳC典型范例如:MIPSR3０00、HP—PA８000系列,MotoｒolaＭ8800０等均屬于ＲISＣ微解決器。RISＣ重要特點(diǎn)：RＩSＣ微解決器不僅精簡了指令系統(tǒng),采用超標(biāo)量和朝流水線結(jié)構(gòu)；它們的指令數(shù)目只有幾十條,卻大大增強(qiáng)了并行解決能力。如:19８7年SunMｉｃrｏsｙｓtem公司推出的ＳPARC芯片就是一種超標(biāo)量結(jié)構(gòu)的RIＳC解決器。而ＳGI公司推出的MＩPＳ解決器則采用超流水線結(jié)構(gòu)，這些ＲISC解決器在構(gòu)建并行精簡指令系統(tǒng)多解決機(jī)中起著核心的作用。RISC解決器是當(dāng)今UNＩX領(lǐng)域64位多解決機(jī)的主流芯片

性能特點(diǎn)一：由于指令集簡化后，流水線以及常用指令均可用硬件執(zhí)行;性能特點(diǎn)二:采用大量的寄存器,使大部分指令操作都在寄存器之間進(jìn)行,提高了解決速度;性能特點(diǎn)三:采用緩存—主機(jī)—外存三級存儲結(jié)構(gòu),使取數(shù)與存數(shù)指令分開執(zhí)行，使解決器可以完畢盡也許多的工作,且不因從存儲器存取信息而放慢解決速度。應(yīng)用特點(diǎn)；由于RＩSC解決器指令簡樸、采用硬布線控制邏輯、解決能力強(qiáng)、速度快，世界上絕大部分ＵNIＸ工作站和服務(wù)器廠商均采用RISC芯片作ＣPU用。如原ＤEＣ的Alpha21364、IBＭ的PowerＰCG4、HP的PＡ—890０、ＳＧI的R1２０23A和SUNＭicrosｙｓtｅｍ公司的ＵltraSPARC║。運(yùn)營特點(diǎn):RISC芯片的工作頻率一般在40０MＨZ數(shù)量級。時(shí)鐘頻率低，功率消耗少,溫升也少,機(jī)器不易發(fā)生故障和老化，提高了系統(tǒng)的可靠性。單一指令周期容納多部并行操作。在RISC微解決器發(fā)展過程中。曾產(chǎn)生了超長指令字(VLIW)微解決器,它使用非常長的指令組合,把許多條指令連在一起，以能并行執(zhí)行。ＶLIW解決器的基本模型是標(biāo)量代碼的執(zhí)行模型，使每個(gè)機(jī)器周期內(nèi)有多個(gè)操作。有些RIＳC解決器中也采用少數(shù)VLIW指令來提高解決速度。)、

CISC（CISＣ（復(fù)雜指令集計(jì)算機(jī)）和ＲＩSC（精簡指令集計(jì)算機(jī)）是前CＰU的兩種架構(gòu)。它們的區(qū)別在于不同的CPＵ設(shè)計(jì)理念和方法。初期的CPU所有是ＣISＣ架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語言指令來完畢所需的計(jì)算任務(wù)。

RＩSC則是計(jì)算機(jī)系統(tǒng)只有少數(shù)指令，但是每個(gè)指令的執(zhí)行時(shí)間相稱短,因此CPＵ可以用相稱高的頻率來運(yùn)算。)、ＤＳP（DSP是單片機(jī)的一個(gè)分支。它有專門的FFT算法需要的特殊指令,流水線指令解決。能以較高的速度進(jìn)行運(yùn)算。我們可以根據(jù)需要選用他。假如你作一個(gè)遙控器，選用他就沒優(yōu)勢了。由于很多其他的用于遙控的單片機(jī)比他更適合用來作遙控器。假如你用89C51來作語音或圖像辨認(rèn)就不如ＤSP了。一個(gè)產(chǎn)品的設(shè)計(jì)要考慮,在滿足需求的情況下，他的性價(jià)比。2,單片機(jī)長于控制場合應(yīng)用,ＤＳP長于信號分析運(yùn)算，自身針對了不同的需求,應(yīng)當(dāng)不存在互相替代的問題。但是目前這兩者特點(diǎn)互相融合的趨勢倒是越來越明顯。3,假如你還沒進(jìn)入開發(fā)領(lǐng)域,把單片機(jī)的硬件摸透了對學(xué)DＳＰ幫助很大,假如你還沒學(xué)單片機(jī)把起點(diǎn)架在DSP上也沒問題,以我的心得單片機(jī)你遲早要碰到，不如先學(xué)好他，對單片機(jī)能解決的問題，DSP的開發(fā)成本大得多,但是你將來要是碰到復(fù)雜的數(shù)字信號解決（如ＩIR，F(xiàn)IR，ＦFT）等，就用得上他了，它的速度和實(shí)時(shí)解決能力單片機(jī)是望塵莫及的。尚有一篇文章講這個(gè)的:ＤSP器件與單片機(jī)的比較在過去的幾十年里，單片機(jī)的廣泛應(yīng)用實(shí)現(xiàn)了簡樸的智能控制功能。隨著信息化的進(jìn)程和計(jì)算機(jī)科學(xué)與技術(shù)、信號解決理論與方法等的迅速發(fā)展，需要解決的數(shù)據(jù)量越來越大,對實(shí)時(shí)性和精度的規(guī)定越來越高，在某些領(lǐng)域,低檔單片機(jī)已不再能滿足規(guī)定。近年來，各種集成化的單片DＳP的性能得到很大改善,軟件和開發(fā)工具也越來越多，越來越好；價(jià)格卻大幅度下滑，從而使得ＤＳP器件及技術(shù)更容易使用，價(jià)格也可認(rèn)為廣大用戶接受;越來越多的單片機(jī)用戶開始考慮選用DSP器件來提高產(chǎn)品性能,ＤSＰ器件取代高檔單片機(jī)的也許性越來越大。本文將從性能、價(jià)格等方面對單片機(jī)和DSP器件進(jìn)行比較，在此基礎(chǔ)上，以TＩ的MＳ320Ｃ2ＸX系列DSP器件為例,探討DSP器件取代高檔單片機(jī)的可行性。１.單片機(jī)的特點(diǎn)所謂單片機(jī)就是在一塊芯片上集成了CPU、RAM、RＯM(EＰＲOM或EEPRＯM）、時(shí)鐘、定期/計(jì)數(shù)器、多種功能的串行和并行I/O口。如Intel公司的８03１系列等。除了以上基本功能外，有的還集成有A/Ｄ、D/Ａ，如Intｅl公司的8０９８系列。概括起來說，單片機(jī)具有如下特點(diǎn):具有位解決能力,強(qiáng)調(diào)控制和事務(wù)解決功能。價(jià)格低廉。如低檔單片機(jī)價(jià)格只有人民幣幾元錢。開發(fā)環(huán)境完備，開發(fā)工具齊全,應(yīng)用資料眾多。后備人才充足。國內(nèi)大多數(shù)高校都開設(shè)了單片機(jī)課程和單片機(jī)實(shí)驗(yàn)。

２.DSP器件的特點(diǎn)與單片機(jī)相比,DSP器件具有較高的集成度。DSP具有更快的ＣＰU,更大容量的存儲器,內(nèi)置有波特率發(fā)生器和FIFO緩沖器。提供高速、同步串口和標(biāo)準(zhǔn)異步串口。有的片內(nèi)集成了Ａ/Ｄ和采樣／保持電路,可提供ＰWM輸出。DSP器件采用改善的哈佛結(jié)構(gòu)，具有獨(dú)立的程序和數(shù)據(jù)空間,允許同時(shí)存取程序和數(shù)據(jù)。內(nèi)置高速的硬件乘法器,增強(qiáng)的多級流水線，使ＤSＰ器件具有高速的數(shù)據(jù)運(yùn)算能力。ＤSP器件比1６位單片機(jī)單指令執(zhí)行時(shí)間快8～10倍，完畢一次乘加運(yùn)算快１6～30倍。DSＰ器件還提供了高度專業(yè)化的指令集,提高了ＦFＴ快速傅里葉變換和濾波器的運(yùn)算速度。此外，DＳP器件提供JＴAG接口,具有更先進(jìn)的開發(fā)手段,批量生產(chǎn)測試更方便,開發(fā)工具可實(shí)現(xiàn)全空間透明仿真，不占用用戶任何資源。軟件配有匯編/鏈接C編譯器、C源碼調(diào)試器。目前國內(nèi)推廣應(yīng)用最為廣泛的DＳP器件是美國德州儀器(ＴＩ)公司生產(chǎn)的TMS32０系列。DSP開發(fā)系統(tǒng)的國產(chǎn)化工作已經(jīng)完畢，國產(chǎn)開發(fā)系統(tǒng)的價(jià)格至少比進(jìn)口價(jià)格低一半，有的如TMＳ3２０C２XX開發(fā)系統(tǒng)只有進(jìn)口開發(fā)系統(tǒng)價(jià)格的１/5，這大大刺激了DSP器件的應(yīng)用。目前,已有不少高校計(jì)劃建立DSＰ實(shí)驗(yàn)室,TI公司和北京聞亭公司都已制訂了高校支持計(jì)劃,將帶動國內(nèi)DSP器件的應(yīng)用和推廣(哈爾濱工程大學(xué)就是其中的一所,他們的實(shí)力非常強(qiáng)大）3.DＳP器件大規(guī)模推廣指日可待？通過上述比較,我們可得出結(jié)論:ＤSP器件是一種具有高速運(yùn)算能力的單片機(jī)。從應(yīng)用角度看：DSP器件是運(yùn)算密集型的，而單片機(jī)是事務(wù)密集型的,DSＰ器件可以取代單片機(jī)，單片機(jī)卻不能取代DSP。DSP器件價(jià)格大幅度下滑，直逼單片機(jī)?DSＰ器件廣泛使用了ＪＴAG硬件仿真,比單片機(jī)更易于硬件調(diào)試。國產(chǎn)化的ＤSＰ開發(fā)系統(tǒng)為更多用戶采用DＳP器件提供了也許性。DSP取代單片機(jī)的技術(shù)和價(jià)格的市場條件已經(jīng)成熟？大規(guī)模推廣指日可待？(現(xiàn)在吹牛的人真是一點(diǎn)草稿都不打。但是DSP的確功可以強(qiáng)大。）結(jié)論：使用單片機(jī)的不一定了解ＤSP，并且非要用DＳP不可;但使用ＤSP的一定了解單片機(jī),并且能做出性價(jià)比高的產(chǎn)品。)、ASＩC、ＦPGA（ASIＣ（AppliｃationSpecificIntｅrgratｅdCｉrcuits)即專用集成電路，是指應(yīng)特定用戶規(guī)定和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。目前用CPLＤ(復(fù)雜可編程邏輯器件）和ＦPGＡ（現(xiàn)場可編程邏輯陣列)來進(jìn)行ASIC設(shè)計(jì)是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性,都支持邊界掃描技術(shù),但兩者在集成度、速度以及編程方式上具有各自的特點(diǎn)。ＡSIC的特點(diǎn)是面向特定用戶的需求,品種多、批量少,規(guī)定設(shè)計(jì)和生產(chǎn)周期短，它作為集成電路技術(shù)與特定用戶的整機(jī)或系統(tǒng)技術(shù)緊密結(jié)合的產(chǎn)物，與通用集成電路相比具有體積更小、重量更輕、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本減少等優(yōu)點(diǎn)。

FＰGA(現(xiàn)場可編程門陣列)是專用集成電路(ASＩC）中集成度最高的一種,用戶可對ＦPGA內(nèi)部的邏輯模塊和Ｉ／O模塊重新配置,以實(shí)現(xiàn)用戶的邏輯,因而也被用于對CPU的模擬。用戶對ＦPGA的編程數(shù)據(jù)放在Flash芯片中,通過上電加載到FPGA中，對其進(jìn)行初始化。也可在線對其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu),這一特性可以構(gòu)建一個(gè)根據(jù)計(jì)算任務(wù)不同而實(shí)時(shí)定制的CPU，這是當(dāng)今研究的熱門領(lǐng)域。?電子封裝是集成電路芯片生產(chǎn)完畢后不可缺少的?一道工序，是器件到系統(tǒng)的橋梁。所以FPGA是封裝結(jié)構(gòu)的是對的的!！?）等的概念）。（仕蘭微面試題目)?

2、FPGA和ASIC的概念,他們的區(qū)別。（未知）?答案：FＰGA是可編程ＡSIC。?

AＳIC:專用集成電路，它是面向?qū)ｉT用途的電路,專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一

個(gè)用戶的特定規(guī)定,能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(ApｐｌiｃationＳｐeｃｉficＩＣ）相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制導(dǎo)致本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢查等優(yōu)點(diǎn)?3、什么叫做OTP片(ＯTＰ(一次性可編程））、掩膜片,兩者的區(qū)別何在?(仕蘭微面試題目）?OTP與掩膜OTP是一次性寫入的單片機(jī)。過去認(rèn)為一個(gè)單片機(jī)產(chǎn)品的成熟是以投產(chǎn)掩膜型單片機(jī)為標(biāo)志的。由于掩膜需要一定的生產(chǎn)周期，而ＯTP型單片機(jī)價(jià)格不斷下降，使得近年來直接使用ＯＴP完畢最終產(chǎn)品制造更為流行。它較之掩膜具有生產(chǎn)周期短、風(fēng)險(xiǎn)小的特點(diǎn)。近年來，OＴP型單片機(jī)需量大幅度上揚(yáng),為適應(yīng)這種需求許多單片機(jī)都采用了在片編程技術(shù)(ＩnSｙstemＰroｇraｍmｉnｇ)。未編程的OTP芯片可采用裸片Bｏｎdinｇ技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后通過單片機(jī)上引出的編程線、串行數(shù)據(jù)、時(shí)鐘線等對單片機(jī)編程。解決了批量寫OTＰ芯片時(shí)容易出現(xiàn)的芯片與寫入器接觸不好的問題。使OTP的裸片得以廣泛使用，減少了產(chǎn)品的成本。編程線與Ｉ／O線共用，不增長單片機(jī)的額外引腳。而一些生產(chǎn)廠商推出的單片機(jī)不再有掩膜型，所有為有ISP功能的ＯTＰ。

4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種?(仕蘭微面試題目)

5、描述你對集成電路設(shè)計(jì)流程的結(jié)識。(一般來說aｓic和ｆpga/cpｌd沒有關(guān)系!ｆpga是我們在小批量或者實(shí)驗(yàn)中采用的，生活中的電子器件上很少見到的。而ａｓiｃ是通過掩膜的高的,它是不可被修改的。至于流程,應(yīng)當(dāng)是前端、綜合、仿真、后端、檢查、加工、測試、封裝。

我是做路由器aｓｉc設(shè)計(jì)的也許你上網(wǎng)用的網(wǎng)卡尚有路由器就是我們公司的，呵呵，流程基本如此！)(仕蘭微面試題目）

6、簡述FPGA等可編程邏輯器件設(shè)計(jì)流程。

通常可將FPGA/CPＬD設(shè)計(jì)流程歸納為以下7個(gè)環(huán)節(jié)，這與AＳＩC設(shè)計(jì)有相似之處。

1．設(shè)計(jì)輸入。在傳統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計(jì)的。自90年代初,Verｉlog、VＨDL、AＨDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。?2.前仿真（功能仿真）。設(shè)計(jì)的電路必須在布局布線前驗(yàn)證電路功能是否有效。(ASCI設(shè)計(jì)中，這一環(huán)節(jié)稱為第一次Sign-off）PＬD設(shè)計(jì)中，有時(shí)跳過這一步。?3．設(shè)計(jì)編譯。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式（網(wǎng)表）轉(zhuǎn)化為軟件可辨認(rèn)的某種數(shù)據(jù)格式(網(wǎng)表)。

4．優(yōu)化。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。

５.布局布線。在PＬD設(shè)計(jì)中,3-5步可以用PLD廠家提供的開發(fā)軟件（如Ｍaxｐｌus２)自動一次完畢。?６.后仿真(時(shí)序仿真)需要運(yùn)用在布局布線中獲得的精確參數(shù)再次驗(yàn)證電路的時(shí)序。(ASCI設(shè)計(jì)中,這一環(huán)節(jié)稱為第二次Siｇｎ—off）。?7．生產(chǎn)。布線和后仿真完畢之后,就可以開始ASCＩ或PＬD芯片的投產(chǎn)

)(仕蘭微面試題目)

7、IC設(shè)計(jì)前端到后端的流程和eda工具。

（iｃ卡是集成電路卡的意思,iｃ卡是一種內(nèi)藏大規(guī)模集成電路的塑料卡片，其大小和本來的磁卡電話的磁卡大小相同。ic卡通?？煞譃榇鎯?、加密卡和智能卡三類，存儲卡是可以直接對其進(jìn)行讀、寫操作的存儲器,加密卡是在存儲卡的基礎(chǔ)上增長了讀、寫加密功能，對加密卡進(jìn)行操作時(shí)，必須一方面核對卡中的密碼,密碼對的才干進(jìn)行正常操作，智能卡是帶有微解決器(ｃpu),同時(shí)也稱作cpｕ卡。iｃ卡的設(shè)計(jì)的流程分為:邏輯設(shè)計(jì)－-子功能分解－-具體時(shí)序框圖--分塊邏輯仿真--電路設(shè)計(jì)（RTL級描述)-－功能仿真--綜合(加時(shí)序約束和設(shè)計(jì)庫)-－電路網(wǎng)表--網(wǎng)表仿真)－預(yù)布局布線(SDF文獻(xiàn)）--網(wǎng)表仿真(帶延時(shí)文獻(xiàn)）--靜態(tài)時(shí)序分析--布局布線--參數(shù)提取--ＳDF文獻(xiàn)--后仿真--靜態(tài)時(shí)序分析－－測試向量生成-－工藝設(shè)計(jì)與生產(chǎn)－-芯片測試-－芯片應(yīng)用，在驗(yàn)證過程中出現(xiàn)的時(shí)序收斂，功耗,面積問題，應(yīng)返回前端的代碼輸入進(jìn)行重新修改,再仿真，再綜合，再驗(yàn)證，一般都要反復(fù)好幾次才干最后送去foｕｎdｒy廠流片。)（未知）

9、Ａｓｉc的ｄｅsiｇnfloｗ（設(shè)計(jì)流程）。(威盛VIA２023.１1.０6上海筆試試題）（）

１1、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試）?先介紹下IＣ開發(fā)流程：

1.）代碼輸入（deｓigｎinｐut)?用vhdl或者是veriloｇ語言來完畢器件的功能描述，生成hdl代碼

語言輸入工具:SUMMIT

VISUＡLHDL

ＭENTOＲ

RＥＮIＯR

圖形輸入:

cｏmｐｏser(caｄeｎce);

viｅｗlogｉc(vｉewdrａw)?2.)電路仿真(ciｒｃuｉｔsimulatioｎ)

將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否對的

數(shù)字電路仿真工具：?

Verｏloｇ:

CAＤＥNＣE

Ｖerolig-ＸL?

SYＮOPSYS

VCS

MENTOR

Moｄle-sim

VHＤL:

ＣADEＮＣE

ＮC－vhdl?

SYNOPSYS

VＳS?

MＥＮＴＯR

Moｄlｅ-sim

模擬電路仿真工具:?

***ＡNTＩHSpｉceｐｓpicｅ，spectremｉcｒomiｃｒｏwaｖｅ：

ｅesoft:ｈp?

3.）邏輯綜合（synthesｉsｔools)?

邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成相應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gatesｄelaｙ)反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。?12、請簡述一下設(shè)計(jì)后端的整個(gè)流程?（仕蘭微面試題目）

1３、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元?素?（仕蘭微面試題目)Pｒｏtel

Protel９9是基于Wｉｎ9５／ＷinＮT/Win98／Ｗｉn２0２３的純3２位電路設(shè)計(jì)制版系統(tǒng)。Ｐrｏｔeｌ99提供了一個(gè)集成的設(shè)計(jì)環(huán)境，涉及了原理圖設(shè)計(jì)和ＰCＢ布線工具，集成的設(shè)計(jì)文檔管理，支持通過網(wǎng)絡(luò)進(jìn)行工作組協(xié)同設(shè)計(jì)功能。

１4、描述你對集成電路工藝的結(jié)識。（仕蘭微面試題目）集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。它在電路中用字母“ＩC”(也有用文字符號“Ｎ”等)表達(dá)。

(一)按功能結(jié)構(gòu)分類集成電路按其功能、結(jié)構(gòu)的不同,可以分為模擬集成電路和數(shù)字集成電路兩大類。?模擬集成電路用來產(chǎn)生、放大和解決各種模擬信號(指幅度隨時(shí)間邊疆變化的信號。例如半導(dǎo)體收音機(jī)的音頻信號、錄放機(jī)的磁帶信號等),而數(shù)字集成電路用來產(chǎn)生、放大和解決各種數(shù)字信號（指在時(shí)間上和幅度上離散取值的信號。例如VＣD、ＤＶD重放的音頻信號和視頻信號)。

(二）按制作工藝分類

集成電路按制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。?（三）按集成度高低分類

集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。（四)按導(dǎo)電類型不同分類

集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。?雙極型集成電路的制作工藝復(fù)雜,功耗較大，代表集成電路有TTL、ECL、ＨTL、LSＴ-TL、ＳTTL等類型。單極型集成電路的制作工藝簡樸,功耗也較低,易于制成大規(guī)模集成電路,代表集成電路有ＣMOS、ＮMOS、ＰＭOS等類型。?（五)按用途分類

集成電路按用途可分為電視機(jī)用集成電路。音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路、電子琴用集成電路、通信用集成電路、照相機(jī)用集成電路、遙控集成電路、語言集成電路、報(bào)警器用集成電路及各種專用集成電路。

電視機(jī)用集成電路涉及行、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV／TV轉(zhuǎn)換集成電路、開關(guān)電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫解決集成電路、微解決器（CPU)集成電路、存儲器集成電路等。

音響用集成電路涉及AＭ/FＭ高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運(yùn)算放大集成電路、音頻功率放大集成電路、圍繞聲解決集成電路、電平驅(qū)動集成電路、電子音量控制集成電路、延時(shí)混響集成電路、電子開關(guān)集成電路等。?影碟機(jī)用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號解決集成電路、音響效果集成電路、ＲＦ信號解決集成電路、數(shù)字信號解決集成電路、伺服集成電路、電動機(jī)驅(qū)動集成電路等。

錄像機(jī)用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動集成電路、音頻解決集成電路、視頻解決集成電路。

１5、列舉幾種集成電路典型工藝。工藝上常提到0．２5,0.18指的是什么?(仕蘭微面試題?目)制造工藝：我們經(jīng)常說的0.18微米、0.1３微米制程，就是指制造工藝了。制造工藝直接關(guān)系到ｃpu的電氣性能。而0.18微米、0．13微米這個(gè)尺度就是指的是ｃpｕ核心中線路的寬度。線寬越小,cpu的功耗和發(fā)熱量就越低,并可以工作在更高的頻率上了。所以以前0.18微米的cpｕ最高的頻率比較低,用０.１3微米制造工藝的cpu會比０.1８微米的制造工藝的發(fā)熱量低都是這個(gè)道理了。

cd

１6、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目)?１7、半導(dǎo)體工藝中,摻雜有哪幾種方式？(仕蘭微面試題目)?

根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導(dǎo)體可以分為N型和P型兩大類。N型半導(dǎo)體中摻入的雜質(zhì)為磷等五價(jià)元素,磷原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí),多余的第五個(gè)價(jià)電子很容易擺脫磷原子核的束縛而成為自由電子,于是半導(dǎo)體中的自由電子數(shù)目大量增長，自由電子成為多數(shù)載流子,空穴則成為少數(shù)載流子。Ｐ型半導(dǎo)體中摻入的雜質(zhì)為硼或其他三價(jià)元素,硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí),將因缺少一個(gè)價(jià)電子而形成一個(gè)空穴,于是半導(dǎo)體中的空穴數(shù)目大量增長，空穴成為多數(shù)載流子，而自由電子則成為少數(shù)載流子。?1８、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？

Latｃh-up閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器(ＳCR,SiliconControllｅdRectiｆiｅr)效應(yīng)。在整體硅的CＭOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成Ｐ-N結(jié),而兩個(gè)靠近的反方向的P－N結(jié)就構(gòu)成了一個(gè)雙極型的晶體三極管。因此CＭＯS管的下面會構(gòu)成多個(gè)三極管，這些三極管自身就也許構(gòu)成一個(gè)電路。這就是MOS管的寄生三極管效應(yīng)。假如電路偶爾中出現(xiàn)了可以使三極管開通的條件,這個(gè)寄生的電路就會極大的影響正常電路的運(yùn)作,會使原本的MOＳ電路承受比正常工作大得多的電流,也許使電路迅速的燒毀。Ｌａt(yī)ｃｈ-up狀態(tài)下器件在電源與地之間形成短路，導(dǎo)致大電流、EＯS(電過載)和器件損壞。（仕蘭微面試題目）?19、解釋laｔｃｈ－uｐ現(xiàn)象和Anteｎｎaｅffect和其防止措施.（未知)?20、什么叫Ｌatcｈｕp?

閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器(SCR,ＳiｌiconConｔｒｏllｅdReｃtifier）效應(yīng)。（科廣試題）?２1、什么叫窄溝效應(yīng)?

當(dāng)JＦET或MESFET溝道較短，<1um的情況下,這樣的器件溝道內(nèi)電場很高，載流子民飽合速度通過溝道,因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述,認(rèn)為電場小于某一臨界電場時(shí)，漂移速度與近似與電場強(qiáng)成正比,遷移率是常數(shù),當(dāng)電場高于臨界時(shí)，速度飽和是常數(shù)。所以在短溝道中,速度是飽和的,漏極電流方程也發(fā)生了變化,,這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和，,別名（科廣試題)

22、什么是ＮMOS、ＰMOＳ、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NＰN?他們有什么差別?(仕蘭微面試題目)?23、硅柵ＣOＭS工藝中N阱中做的是Ｐ管還是Ｎ管，N阱的阱電位的連接有什么規(guī)定？(仕蘭微面試題目）

24、畫出ＣMOＳ晶體管的CRＯSS-OVＥR圖（應(yīng)當(dāng)是縱剖面圖），給出所有也許的傳輸特性和轉(zhuǎn)移特性。(Infｉneon筆試試題)

25、以ｉntｅrvｅr為例,寫出Ｎ阱CMOＳ的ｐroｃess流程，并畫出剖面圖。(科廣試題）?２6、Pｌeasｅexplainhowｗｅdescriｂetheresｉstａnceinｓｅｍiconduｃtor.Coｍpaｒｅ?ｔheｒesiｓｔanceofaｍeｔal,ｐolyanｄdiｆｆusionintｒanditiｏnａｌCMＯＳprｏｃess.（威盛筆試題cｉrcuｉｔｄesign-beｉｊing-03.1１.0９）

2７、說明ｍos一半工作在什么區(qū)。（凹凸的題目和面試）

28、畫p－ｂuｌk的nmoｓ截面圖。(凹凸的題目和面試)

2９、寫scheｍaｔｉcnote（?）,越多越好。(凹凸的題目和面試)

30、寄生效應(yīng)在ic設(shè)計(jì)中如何加以克服和運(yùn)用。(未知)

31、太底層的MOS管物理特性感覺一般不大會作為筆試面試題，由于全是微電子物理，公式推導(dǎo)太羅索,除非面試出題的是個(gè)老學(xué)究。IＣ設(shè)計(jì)的話需要熟悉的軟件:Cadence，?Sｙｎopsｙs，Ａｖant,UNIX當(dāng)然也要大約會操作。?3２、uｎix

命令cp

-r，

ｒm，ｕname。（揚(yáng)智電子筆試)bosee２023-07-1５1１:3９：5１IC設(shè)計(jì)面試筆試題目集合分類

單片機(jī)、MCU、計(jì)算機(jī)原理?1、簡樸描述一個(gè)單片機(jī)系統(tǒng)的重要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流?流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。(仕蘭微面試題目）

2、畫出8031與27１6(2Ｋ*8ROM）的連線圖,規(guī)定采用三-八譯碼器,8031的P2.５,P2.4和

P２.3參與譯碼,基本地址范圍為3000Ｈ－3FFFＨ。該２716有沒有重疊地址?根據(jù)是什么？若?有,則寫出每片２716的重疊地址范圍。(仕蘭微面試題目）?３、用8０51設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動八個(gè)數(shù)碼管（共陽）的原理圖。(仕蘭微面試題目）?4、ＰＣI總線的含義是什么？PCI總線的重要特點(diǎn)是什么？(仕蘭微面試題目）?５、中斷的概念?簡述中斷的過程。(仕蘭微面試題目)

6、如單片機(jī)中斷幾個(gè)／類型,編中斷程序注意什么問題;（未知)?7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機(jī)的轉(zhuǎn)速，程序由8051完畢。簡樸原理如下：由P3．4輸出脈沖的占空比來控制轉(zhuǎn)速,占空比越大，轉(zhuǎn)速越快;而占空比由K7-K０八個(gè)開關(guān)來設(shè)立,直接與P1口相連（開關(guān)撥到下方時(shí)為"0",撥到上方時(shí)為"1"，組成一個(gè)八位二進(jìn)制數(shù)Ｎ）,規(guī)定占空比為N／25６。

（仕蘭微面試題目）

下面程序用計(jì)數(shù)法來實(shí)現(xiàn)這一功能,請將空余部分添完整。

MOVP1，#0FＦH

LOOP1：MOVR4,#0FFH

--------

MOVR3，#0０Ｈ

LＯOP2:MOVＡ，P１

----－－--

?SUBＢＡ，R3

JNZSKＰ１

?--------

SＫP1:MOVC,７0H

MOVＰ3.4,C

ACAＬLＤＥLAＹ:此延時(shí)子程序略

?-－------

?－-------

?AＪMPLOOP１

?8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，一方面要檢查什么？(東信筆試題）

9、WｈaｔｉsPCChipseｔ?(揚(yáng)智電子筆試）

芯片組（Ｃhipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、?IＳA/PＣＩ/AGＰ插槽、ECC糾錯等支持。南橋芯片則提供對KBC(鍵盤控制器)、RＴＣ（實(shí)時(shí)時(shí)鐘控制器)、USＢ(通用串行總線)、UltraDMA／33(66)EIDＥ數(shù)據(jù)傳輸方式和ACPＩ(高級能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋(ＨostBriｄge)。

除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展,Inｔeｌ的８xx系列芯片組就是這類芯片組的代表,它將一些子系統(tǒng)如IDＥ接口、音效、MＯDEM和USB直

接接入主芯片,可以提供比PＣI總線寬一倍的帶寬，達(dá)成了26６MＢ/s。?1０、假如簡歷上還說做過cpｕ之類，就會問到諸如ｃpｕ如何工作,流水線之類的問題。?(未知)?１1、計(jì)算機(jī)的基本組成部分及其各自的作用。(東信筆試題)?１2、請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口、所存器/緩沖器）。（漢王筆試)

13、cacｈe的重要部分什么的。(威盛VＩA2023.11.06上海筆試試題）

14、同步異步傳輸?shù)牟町悾ㄎ粗?/p>

15、串行通信與同步通信異同，特點(diǎn),比較。（華為面試題)?16、ＲS232ｃ高電平脈沖相應(yīng)的TTＬ邏輯是?(負(fù)邏輯？)(華為面試題）

?_____＿_(dá)＿_(dá)＿_(dá)_＿＿_(dá)_＿_(dá)_＿_(dá)__＿_(dá)____＿_(dá)_＿_(dá)_＿＿_(dá)__＿＿_(dá)_________＿_(dá)_______＿_(dá)＿_(dá)_＿_(dá)_______

信號與系統(tǒng)?1、的話音頻率一般為３０0~3400HZ,若對其采樣且使信號不失真，其最小的采樣頻率應(yīng)為多大？若采用8KＨＺ的采樣頻率，并采用８ｂｉt的PＣＭ編碼,則存儲一秒鐘的信號數(shù)據(jù)量有多?大？(仕蘭微面試題目)?2、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題)?３、假如模擬信號的帶寬為5ｋhｚ，要用8K的采樣率，怎么辦？(lucent)兩路?

4、信號與系統(tǒng):在時(shí)域與頻域關(guān)系。(華為面試題)?５、給出時(shí)域信號，求其直流分量。（未知）

６、給出一時(shí)域信號,規(guī)定(1)寫出頻率分量，（2）寫出其傅立葉變換級數(shù);(３)當(dāng)波形通過低通濾波器濾掉高次諧波而只保存一次諧波時(shí)，畫出濾波后的輸出波形。（未知)?７、skｅtch連續(xù)正弦信號和連續(xù)矩形波（都有圖）的傅立葉變換。（Ｉnfineｏn筆試試題）

8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題）＿_(dá)______＿＿＿_(dá)＿_(dá)__＿＿＿_(dá)___＿_(dá)＿_(dá)______________＿＿＿_(dá)＿_(dá)_＿_(dá)____＿_(dá)__＿_(dá)＿＿＿_(dá)＿＿_(dá)______

DSＰ、嵌入式、軟件等

１、請用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號解決系統(tǒng),并做簡要的分析;假如沒有，也可以自己設(shè)計(jì)一個(gè)簡樸的數(shù)字信號解決系統(tǒng)，并描述其功能及用途。（仕蘭微面試題?目)

2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。(仕蘭微面試題目）?3、IIR，F(xiàn)IR濾波器的異同。(新太硬件面題)?4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-ａ＊h(n-１)+b*δ（n)

a．求h(n）的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng);c.寫出FIR數(shù)字濾波器的差分方程;（未知)?5、ＤSP和通用解決器在結(jié)構(gòu)上有什么不同,請簡要畫出你熟悉的一種DＳP結(jié)構(gòu)圖。(信威?dsp軟件面試題)?６、說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別)（信威ｄsp軟件面試題）

7、說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?(信威dｓｐ軟件面試題)

8、請寫出【－8,７】的二進(jìn)制補(bǔ)碼,和二進(jìn)制偏置碼。用Ｑ1５表達(dá)出0.5和-０.５.(信威

ｄｓp軟件面試題)

９、ＤＳP的結(jié)構(gòu)（哈佛結(jié)構(gòu))；(未知)?１0、嵌入式解決器類型（如ARＭ)，操作系統(tǒng)種類（Vxｗｏrks,ucos，winCＥ,linux），操作系

統(tǒng)方面偏CS方向了，在CＳ篇里面講了；（未知)?１1、有一個(gè)LDO芯片將用于對手機(jī)供電，需要你對他進(jìn)行評估，你將如何設(shè)計(jì)你的測試項(xiàng)目？

１2、某程序在一個(gè)嵌入式系統(tǒng)(２00ＭCPＵ,5０ＭSDRAＭ)中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300MCPU，50MSＤRＡM）中是否還需要優(yōu)化？(Intel）

13、請簡要描述HＵＦFＭAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。(仕蘭微面試題目）?14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目)?１5、Ａ）

（仕蘭微面試題目）

#incｌude

?vｏidteｓtｆ(ｉnt＊p)

{

?*p+＝1；

}

ｍain()

{

int*n,ｍ[2]；

ｎ=ｍ;

m[０］=1;

m[１]=8;

?teｓtf(n);

printf("Ｄａt(yī)avａlueis%d",*n);

?｝

------------－---－---－-－--－--－-

Ｂ）

?#inclｕde

voidtestｆ(ｉnｔ**p)

?{

?＊p+=1;

?}

?main()

?{iｎt*ｎ,m[２];

?n=m；

?m[０]=1；

m[１]=8;

ｔｅｓｔｆ(＆ｎ);

printf(Datａvalueis%ｄ",*n);

?｝

下面的結(jié)果是程序A還是程序B的?

Datａvalueｉs８

那么另一段程序的結(jié)果是什么?

１６、那種排序方法最快?(華為面試題）

1７、寫出兩個(gè)排序算法，問哪個(gè)好?（威盛）?1８、編一個(gè)簡樸的求n！的程序。(Inｆineon筆試試題)?19、用一種編程語言寫n!的算法。(威盛VIＡ2023．11．06上海筆試試題)?20、用C語言寫一個(gè)遞歸算法求N??；(華為面試題)

21、給一個(gè)Ｃ的函數(shù),關(guān)于字符串和數(shù)組,找犯錯誤;（華為面試題)?2２、防火墻是怎么實(shí)現(xiàn)的?(華為面試題)?23、你對哪方面編程熟悉?(華為面試題）?24、冒泡排序的原理。（新太硬件面題)

２5、操作系統(tǒng)的功能。（新太硬件面題)

26、學(xué)過的計(jì)算機(jī)語言及開發(fā)的系統(tǒng)。(新太硬件面題)?27、一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長方形的節(jié)?。磦€(gè)木樁但是面積同樣.羊的數(shù)目和正方形圍欄的樁子的個(gè)數(shù)同樣但是小于3６,問有多少羊?（威盛）?２8、Ｃ語言實(shí)現(xiàn)記錄某個(gè)ｃｅll在某．ｖ文獻(xiàn)調(diào)用的次數(shù)（這個(gè)題目真ｂt)（威盛VIA

202３.11.06上海筆試試題)

29、用C語言寫一段控制手機(jī)中馬達(dá)振子的驅(qū)動程序。(威勝)?30、用pｅrl或TCL／Tｋ實(shí)現(xiàn)一段字符串辨認(rèn)和比較的程序。(未知)?31、給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果,重要是考堆棧壓入返回地址存放在低端地址還是高端。(未知)?３2、一些DOS命令，如顯示文獻(xiàn),拷貝,刪除。（未知）

33、設(shè)計(jì)一個(gè)類,使得該類任何形式的派生類無論怎么定義和實(shí)現(xiàn)，都無法產(chǎn)生任何對象實(shí)例。(IBM）

34、Wｈａt(yī)ｉspre－emptｉon?(Intel)

3５、Whaｔisthestａt(yī)eofaprｏcｅssｉｆａreｓｏurceiｓｎｏtavailablｅ？（Intel)

３６、三個(gè)floatａ,ｂ,ｃ;問值(ａ＋b)+ｃ==(b＋a)+ｃ,(ａ+ｂ）+c==(a+ｃ)＋b。(Intel)

?3７、把一個(gè)鏈表反向填空。

（luceｎt)

38、x^4+a*x^3+x^2+c*x+d最少需要做幾次乘法?(Dephi)

?_＿_(dá)____＿_(dá)______＿_(dá)＿_(dá)___＿_(dá)＿＿_(dá)___＿_(dá)_＿_(dá)_＿_(dá)＿_(dá)______________＿＿_(dá)__＿_(dá)__＿_(dá)___＿_(dá)______?

主觀題

1、你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？（仕蘭微面試題目)?2、說出你的最大弱點(diǎn)及改善方法。（威盛VIA２０2３．11．06上海筆試試題)

3、說出你的抱負(fù)。說出你想達(dá)成的目的。題目是英文出的，要用英文回答。（威盛VIA?20２3.１1.0６上海筆試試題)

４、我們將研發(fā)人員分為若干研究方向,對協(xié)議和算法理解（重要應(yīng)用在網(wǎng)絡(luò)通信、圖象

語音壓縮方面）、電子系統(tǒng)方案的研究、用MCＵ、DＳP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù)設(shè)計(jì)電路(涉及MCU、DSP自身)、電路功能模塊設(shè)計(jì)（涉及模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)(重要是指綜合及自動布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。你希望從事哪方面的研究？(可以選擇多個(gè)方向。此外，已經(jīng)從事過相關(guān)研發(fā)的人員可以具體描述你的研發(fā)經(jīng)歷)。(仕蘭微面試題目)?5、請談?wù)剬σ粋€(gè)系統(tǒng)設(shè)計(jì)的總體思緒。針對這個(gè)思緒，你覺得應(yīng)當(dāng)具有哪些方面的知?識?(仕蘭微面試題目）?6、設(shè)想你將設(shè)計(jì)完畢一個(gè)電子電路方案。請簡述用EＤA軟件(如PROTEL)進(jìn)行設(shè)計(jì)（涉及原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過程。在各環(huán)節(jié)應(yīng)注意哪些問題?電源的穩(wěn)定,電

容的選取,以及布局的大小。（漢王筆試）

共同的注意點(diǎn)

1．一般情況下，面試官重要根據(jù)你的簡歷提問,所以一定要對自己負(fù)責(zé),把簡歷上的東西

搞明白;

2.個(gè)別招聘針對性特別強(qiáng)，就招目前他們確的方向的人,這種情況下,就要投其所好，盡量介紹其所關(guān)心的東西。?3．其實(shí)技術(shù)面試并不難，但是由于很多東西都忘掉了，才覺得有些難。所以最佳在面試前把該看的書看看。?4.雖然說技術(shù)面試是實(shí)力的較量與體現(xiàn)，但是不可否認(rèn)，由于不用面試官／公司所專領(lǐng)域及愛好不同,也有面試也有很大的偶爾性,需要冷靜對待。不能由于被拒,就否認(rèn)自己或責(zé)罵公司。?5.面試時(shí)要takeｉteａsy,對越是自己鐘情的公司越要這樣。????各大公司電子類招聘題目精選

?

?

模擬電路

1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）?2、平板電容公式(Ｃ＝εS/4πkd)。（未知）?3、最基本的如三極管曲線特性。(未知)

4、描述反饋電路的概念，列舉他們的應(yīng)用。(仕蘭微電子)?５、負(fù)反饋種類(電壓并聯(lián)反饋,電流串聯(lián)反饋,電壓串聯(lián)反饋和電流并聯(lián)反饋）;負(fù)反饋的優(yōu)點(diǎn)（減少放大器的增益靈敏度,改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真,有效地?cái)U(kuò)展放大器的通頻帶,自動調(diào)節(jié)作用)(未知)?6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法?仕蘭微電子）?7、頻率響應(yīng),如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。(未知)

８、給出一個(gè)查分運(yùn)放,如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。(凹凸）?9、基本放大電路種類(電壓放大器,電流放大器,互導(dǎo)放大器和互阻放大器),優(yōu)缺點(diǎn),特別是廣泛采用差分結(jié)構(gòu)的因素。(未知)?10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）

11、畫差放的兩個(gè)輸入管。(凹凸)?12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個(gè)晶體管級的運(yùn)放電路。(仕蘭微電子)?13、用運(yùn)算放大器組成一個(gè)1０倍的放大器。(未知）?14、給出一個(gè)簡樸電路，讓你分析輸出電壓的特性（就是個(gè)積分電路),并求輸出端某點(diǎn)的

riｓe/fａll時(shí)間。(Infineon筆試試題)?15、電阻Ｒ和電容Ｃ串聯(lián)，輸入電壓為Ｒ和Ｃ之間的電壓，輸出電壓分別為Ｃ上電壓和Ｒ上電壓，規(guī)定制這兩種電路輸入電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當(dāng)RC＜<T時(shí),給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。(未知）

16、有源濾波器和無源濾波器的原理及區(qū)別？（新太硬件）?1７、有一時(shí)域信號Ｓ=V0sin（2piｆ０t）+V1cｏs（２ｐiｆ1t）+V２sin（２pif3t+90）,當(dāng)其通過低通、帶通、高通濾波器后的信號表達(dá)方式。（未知)?18、選擇電阻時(shí)要考慮什么？（東信筆試題）?１９、在ＣＭOS電路中,要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會用Ｐ管還是Ｎ管，為什么？(仕蘭微電子)

２0、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。(Ｉnfｉneoｎ筆試試題)

21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡樸描述其優(yōu)缺陷。（仕蘭微電子）

2２、畫電流偏置的產(chǎn)生電路，并解釋。(凹凸）

2３、史密斯特電路,求回差電壓。(華為面試題)?２4、晶體振蕩器,仿佛是給出振蕩頻率讓你求周期（應(yīng)當(dāng)是單片機(jī)的,12分之一周期...．)

（華為面試題）?2５、ＬＣ正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路,分別畫出其原理圖。(仕蘭微電子)?2６、VCO是什么，什么參數(shù)（壓控振蕩器?)（華為面試題）?２7、鎖相環(huán)有哪幾部分組成？(仕蘭微電子）?2８、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知)?29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。(未知)

３０、假如公司做高頻電子的,也許還要ＲF知識,調(diào)頻,鑒頻鑒相之類,不一一列舉。（未知)?３1、一電源和一段傳輸線相連(長度為Ｌ,傳輸時(shí)間為T）,畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖,規(guī)定繪制終端波形圖。（未知）

32、微波電路的匹配電阻。（未知）?３３、DＡC和ADC的實(shí)現(xiàn)各有哪些方法?(仕蘭微電子）?３４、Ａ/Ｄ電路組成、工作原理。(未知)

3５、實(shí)際工作所需要的一些技術(shù)知識(面試容易問到)。如電路的低功耗,穩(wěn)定,高速如何做到，調(diào)運(yùn)放,布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問,肯定會問得很細(xì)（所以別把什么都寫上,精通之類的詞也別用太多了),這個(gè)東西各個(gè)人就不同樣了,不好說什么了。（未知)

＿_(dá)____＿_(dá)＿_(dá)_____＿＿_(dá)_____＿_(dá)___＿＿_(dá)_______＿＿_(dá)__＿_(dá)_________＿＿_(dá)_＿_(dá)_＿＿_(dá)___＿_(dá)__?

數(shù)字電路?1、同步電路和異步電路的區(qū)別是什么？(仕蘭微電子）?2、什么是同步邏輯和異步邏輯?（漢王筆試)?同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。?3、什么是"線與"邏輯，要實(shí)現(xiàn)它,在硬件特性上有什么具體規(guī)定?（漢王筆試)

線與邏輯是兩個(gè)輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上,要用oc門來實(shí)現(xiàn),由于不用oｃ門也許使灌電流過大,而燒壞邏輯門。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

4、什么是Sｅtup和Hｏｌdｕp時(shí)間？(漢王筆試)

5、setｕp和holdｕp時(shí)間,區(qū)別.（南山之橋)

6、解釋sｅtｕptｉｍｅ和hoｌdｔiｍe的定義和在時(shí)鐘信號延遲時(shí)的變化。(未知）?７、解釋sｅtup和hｏldtimeｖioｌatｉon，畫圖說明,并說明解決辦法。（威盛VIＡ

?２0２3．１1.06上海筆試試題）?Ｓｅｔup/hoｌdtime是測試芯片對輸入信號和時(shí)鐘信號之間的時(shí)間規(guī)定。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號應(yīng)提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間到達(dá)芯片,這個(gè)T就是建立時(shí)間-Setuptime．如不滿足setuｐtｉme,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿,數(shù)據(jù)才干被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。假如hoｌdtimｅ不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。?建立時(shí)間(SetｕpTｉｍe）和保持時(shí)間（Ｈoｌｄtime）。建立時(shí)間是指在時(shí)鐘邊沿前,數(shù)據(jù)信號需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時(shí)間。假如不滿足建立和保持時(shí)間的話，那么DFF將不能對的地采樣到數(shù)據(jù)，將會出現(xiàn)metａstabiｌｉty的情況。假如數(shù)據(jù)信號在時(shí)鐘沿觸發(fā)前后連續(xù)的時(shí)間均超過建立和保持時(shí)間,那么超過量就分別被稱為建立時(shí)間裕量和保持時(shí)間裕量。

8、說說對數(shù)字邏輯中的競爭和冒險(xiǎn)的理解，并舉例說明競爭和冒險(xiǎn)如何消除。（仕蘭微電子）

９、什么是競爭與冒險(xiǎn)現(xiàn)象?如何判斷?如何消除?(漢王筆試)

在組合邏輯中，由于門的輸入信號通路中通過了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競爭。產(chǎn)生毛刺叫冒險(xiǎn)。假如布爾式中有相反的信號則也許產(chǎn)生競爭和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng),二是在芯片外部加電容。

10、你知道那些常用邏輯電平？TＴL與CＯＭＳ電平可以直接互連嗎？（漢王筆試）?常用邏輯電平:12Ｖ,5V,3.3V；ＴＴＬ和CMOＳ不可以直接互連,由于TＴL是在0.3-3.6V之間，而ＣＭＯS則是有在12Ｖ的有在5V的。CMOＳ輸出接到TTL是可以直接互連。TＴＬ接到ＣMOS需要在輸出端口加一上拉電阻接到５Ｖ或者12V。

１１、如何解決亞穩(wěn)態(tài)。(飛利浦－大唐筆試）

亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定期間段內(nèi)達(dá)成一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞?穩(wěn)態(tài)時(shí),既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時(shí)輸出才干穩(wěn)定在某個(gè)對的的電平?上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者也許處在振蕩狀態(tài),并且這種無?用的輸出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。

12、IＣ設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。(南山之橋)?13、MOOＲE與MEELEY狀態(tài)機(jī)的特性。(南山之橋)

14、多時(shí)域設(shè)計(jì)中，如何解決信號跨時(shí)域。(南山之橋)?15、給了reg的setup,holｄ時(shí)間，求中間組合邏輯的deｌaｙ范圍。（飛利浦-大唐筆試）

Ｄelaｙ＜ｐerioｄ-seｔup–hoｌｄ

16、時(shí)鐘周期為T,觸發(fā)器Ｄ1的建立時(shí)間最大為T1max,最小為Ｔ1miｎ。組合邏輯電路最大延

遲為T2max，最小為T２ｍin。問,觸發(fā)器D2的建立時(shí)間Ｔ3和保持時(shí)間應(yīng)滿足什么條件。(華

為)

17、給出某個(gè)一般時(shí)序電路的圖，有Tｓetｕp,Tdｅｌａy,Tcｋ->q，尚有cｌocｋ的dｅlaｙ,寫出決?定最大時(shí)鐘的因素,同時(shí)給出表達(dá)式。(威盛VIA2023.11.06上海筆試試題）

18、說說靜態(tài)、動態(tài)時(shí)序模擬的優(yōu)缺陷。（威盛VIＡ20２3.１1.06上海筆試試題)?19、一個(gè)四級的Ｍux,其中第二級信號為關(guān)鍵信號如何改善timiｎg。（威盛ＶＩA

２0２3.11.06上海筆試試題）

２0、給出一個(gè)門級的圖,又給了各個(gè)門的傳輸延時(shí),問關(guān)鍵途徑是什么，還問給出輸入，

使得輸出依賴于關(guān)鍵途徑。（未知)?２１、邏輯方面數(shù)字電路的卡諾圖化簡,時(shí)序(同步異步差異）,觸發(fā)器有幾種(區(qū)別,優(yōu)

點(diǎn)）,全加器等等。（未知）?２2、卡諾圖寫出邏輯表達(dá)使。(威盛VIA2023．11.0６上海筆試試題）?23、化簡F（A，B,C，D)=ｍ(1，３,４,5,1０，1１，12,１3，14,１5)的和。(威盛）

２4、pleａsｅsｈoｗtｈｅＣMOＳinverｔｅrｓchmatｉｃ,ｌａyｏｕｔanditscrｏsssｅctionｗithP-?wｅllproｃｅss．Ｐl(wèi)otitsｔranｓfｅrｃurvｅ（Ｖoｕt-Vin)Aｎｄalsｏｅxplaiｎthe

?operationregｉonofPＭOSａnｄNMOSforｅachsegmenｔｏfthetraｎsfｅrｃurve？(威?盛筆試題ｃｉrcuiｔdｅｓｉｇn-beijing-03.1１．０9）?25、TodesignaＣMＯSinｖeｒtoｒwithbaｌａｎｃeｒｉseanｄfａlｌｔｉme，ｐｌ