計(jì)算機(jī)組成原理全部實(shí)驗(yàn)

計(jì)算機(jī)科學(xué)技術(shù)系 王玉芬2012年11月3日《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義基礎(chǔ)實(shí)驗(yàn)部分該篇章共有五個(gè)基礎(chǔ)實(shí)驗(yàn)組成，分別是：實(shí)驗(yàn)一 運(yùn)算器實(shí)驗(yàn)實(shí)驗(yàn)二 存儲(chǔ)器實(shí)驗(yàn)實(shí)驗(yàn)三 數(shù)據(jù)通路組成與故障分析實(shí)驗(yàn)實(shí)驗(yàn)四 微程序控制器實(shí)驗(yàn)實(shí)驗(yàn)五 模型機(jī)CPU組成與指令周期實(shí)驗(yàn)2《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義實(shí)驗(yàn)一 運(yùn)算器實(shí)驗(yàn)運(yùn)算器又稱作算術(shù)邏輯運(yùn)算單元（ALU），是計(jì)算機(jī)的五大基本組成部件之一，主要用來完成算術(shù)運(yùn)算和邏輯運(yùn)算。運(yùn)算器的核心部件是加法器，加減乘除運(yùn)算等都是通過加法器進(jìn)行的，因此，加快運(yùn)算器的速度實(shí)質(zhì)上是要加快加法器的速度。機(jī)器字長n位，意味著能完成兩個(gè)n位數(shù)的各種運(yùn)算。就應(yīng)該由n個(gè)全加器構(gòu)成n位并行加法器來實(shí)現(xiàn)。通過本實(shí)驗(yàn)可以讓學(xué)生對(duì)運(yùn)算器有一個(gè)比較深刻的了解。一、實(shí)驗(yàn)?zāi)康?．掌握簡單運(yùn)算器的數(shù)據(jù)傳輸方式。2．掌握算術(shù)邏輯運(yùn)算部件的工作原理。熟悉簡單運(yùn)算器的數(shù)據(jù)傳送通路。給定數(shù)據(jù)，完成各種算術(shù)運(yùn)算和邏輯運(yùn)算。二、實(shí)驗(yàn)內(nèi)容：完成不帶進(jìn)位及帶進(jìn)位的算術(shù)運(yùn)算、邏輯運(yùn)算實(shí)驗(yàn)?？偨Y(jié)出不帶進(jìn)位及帶進(jìn)位運(yùn)算的特點(diǎn)。三、實(shí)驗(yàn)原理：實(shí)驗(yàn)電路圖3圖4-1運(yùn)算器實(shí)驗(yàn)電路圖實(shí)驗(yàn)數(shù)據(jù)流圖CNM0S1ALUS0S2S3DR1 DR2LDDR1 LDDR2T4 T4圖4-2運(yùn)算器實(shí)驗(yàn)數(shù)據(jù)流圖實(shí)驗(yàn)原理運(yùn)算器實(shí)驗(yàn)是在ALUUNIT單元進(jìn)行；單板方式下，控制信號(hào)，數(shù)據(jù)，時(shí)序信號(hào)由實(shí)驗(yàn)儀的邏輯開關(guān)電路和時(shí)序發(fā)生器提供，SW7－SW0八個(gè)邏輯開關(guān)用于產(chǎn)生數(shù)據(jù)，并發(fā)送到總線上；系統(tǒng)方式下，其控制信號(hào)由系統(tǒng)機(jī)實(shí)驗(yàn)平臺(tái)可視化軟件通過管理 CPU來進(jìn)行控制，SW7－SW0八個(gè)邏輯開關(guān)由可視化實(shí)驗(yàn)平臺(tái)提供數(shù)據(jù)信號(hào)。1）DR1，DR2：運(yùn)算暫存器，2）LDDR1：控制把總線上的數(shù)據(jù)打入運(yùn)算暫存器DR1，高電平有效。3）LDDR2：控制把總線上的數(shù)據(jù)打入運(yùn)算暫存器DR2，高電平有效。（4）S3，S2，S1，S0：確定執(zhí)行哪一種算術(shù)運(yùn)算或邏輯運(yùn)算（運(yùn)算功能表見附錄1或者課本第49頁）。5）M：M＝0執(zhí)行算術(shù)操作；M＝1執(zhí)行邏輯操作。6）/CN：/CN＝0表示ALU運(yùn)算時(shí)最低位加進(jìn)位1；/CN＝1則表示無進(jìn)位。7）ALU－BUS：控制運(yùn)算器的運(yùn)算結(jié)果是否送到總線BUS，低電平有效。8）SW－BUS：控制8位數(shù)據(jù)開關(guān)SW7－SW0的開關(guān)量是否送到總線，低電平有效。四、實(shí)驗(yàn)步驟：實(shí)驗(yàn)前首先確定實(shí)驗(yàn)方式（是手動(dòng)方式還是系統(tǒng)方式），如果在做手動(dòng)方式實(shí)驗(yàn)則將方式選擇開關(guān)置手動(dòng)方式位置（31個(gè)開關(guān)狀態(tài)置成單板方式）。實(shí)驗(yàn)箱已標(biāo)明手動(dòng)方式和系統(tǒng)方式標(biāo)志。所有的實(shí)驗(yàn)均由手動(dòng)方式來實(shí)現(xiàn)。如果用系統(tǒng)方式，則必須將系統(tǒng)軟件安裝到系統(tǒng)機(jī)上。將方式標(biāo)志置系統(tǒng)模式位置。學(xué)生所做的實(shí)驗(yàn)均在系統(tǒng)機(jī)上完成。其中包括高《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義低電平的按鈕開關(guān)信號(hào)輸入，狀態(tài)顯示均在系統(tǒng)機(jī)上進(jìn)行。下面實(shí)驗(yàn)以手動(dòng)方式為例進(jìn)行。我們相信學(xué)生在手動(dòng)方式下完成各項(xiàng)實(shí)驗(yàn)后，進(jìn)入系統(tǒng)方式會(huì)變的更加得心應(yīng)手。具體步驟如下：1．實(shí)驗(yàn)前應(yīng)將MF－OUT輸出信號(hào)與MF相連接。2．如果進(jìn)行單板方式狀態(tài)實(shí)驗(yàn)，應(yīng)將開關(guān)方式狀態(tài)設(shè)置成單板方式；同時(shí)將位于EDA設(shè)計(jì)區(qū)一上方P0K開關(guān)設(shè)置成手動(dòng)方式位置，P1K，P2K開關(guān)位置均設(shè)置成手動(dòng)方式位置。3．如果進(jìn)行系統(tǒng)方式調(diào)試，則按上述方式相反狀態(tài)設(shè)置。4．頻率信號(hào)輸出設(shè)置：在 CPU1UNIT區(qū)有四個(gè)f0-f4 狀態(tài)設(shè)置，在進(jìn)行實(shí)驗(yàn)時(shí)應(yīng)保證f0-f4四個(gè)信號(hào)輸出只能有一個(gè)信號(hào)輸出，及f0-f4只有一開關(guān)在On的位置。5．不管是手動(dòng)方式還是系統(tǒng)方式，31個(gè)按鈕開關(guān)初始狀態(tài)應(yīng)為“1”即對(duì)應(yīng)的指示燈處于發(fā)光的狀態(tài)。6．位于UPCUNIT區(qū)的J1跳線開關(guān)應(yīng)在右側(cè)狀態(tài)。說明：開關(guān)AL－BUS；SW－BUS標(biāo)識(shí)符應(yīng)為“/AL-BUS;/SW-BUS”注意事項(xiàng)：AL－BUS；SW－BUS不能同時(shí)按下；因?yàn)橥瑫r(shí)按下會(huì)發(fā)生總線沖突，損壞器件。實(shí)驗(yàn)前把TJ，DP對(duì)應(yīng)的邏輯開關(guān)置成 11狀態(tài)（高電平輸出），并預(yù)置下列邏輯電平狀態(tài)：/ALU－BUS＝1，/PC－BUS＝1，R0－BUS＝1，R1－BUS＝1，R2－BUS＝1時(shí)序發(fā)生器處于單拍輸出狀態(tài)，實(shí)驗(yàn)是在單步狀態(tài)下進(jìn)行 DR1，DR2的數(shù)據(jù)寫入及運(yùn)算，以便能清楚地看見每一步的運(yùn)算過程。實(shí)驗(yàn)步驟按表1進(jìn)行。實(shí)驗(yàn)時(shí)，對(duì)表中的邏輯開關(guān)進(jìn)行操作置 1或清0，在對(duì)DR1，DR2存數(shù)據(jù)時(shí)，按單次脈沖 P0（產(chǎn)生單拍T4信號(hào)）。表1中帶X的為隨機(jī)狀態(tài)，無論是高電平還是低電平，它都不影響運(yùn)算器的運(yùn)算操作?？偩€ D7－D0上接電平指示燈，顯示參與運(yùn)算的數(shù)據(jù)結(jié)果。表中列出運(yùn)算器實(shí)驗(yàn)任務(wù)的步驟同表 4相同，16種算術(shù)操作和 16種邏輯操作只列出了前面4種，其它實(shí)驗(yàn)步驟同表 4相同。帶“↑”的地方表示需要按一次單次脈沖 P0，無“↑”的地方表示不需要按單次脈沖 P0。6《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義表1運(yùn)算器實(shí)驗(yàn)步驟與顯示結(jié)果表S3S2S1S0M/CnLDDR1LDDR2SW→AL→SW7D7P0注釋BUSBUS―－SW0D0XXXXXX000155H55HXXXXXX0001AAAAHHXXXXXX100155H55H↑向DR1送數(shù)XXXXXX0101AAAAH↑向DR2送H數(shù)11111X0010XX55H讀出DR1H數(shù)10101X0010XXAAH讀出DR2H數(shù)XXXXXX1001AAAAH↑向DR1送H數(shù)XXXXXX010155H55H↑向DR2送數(shù)0000010010XXAAH算術(shù)運(yùn)算H0000000010XXABH算術(shù)運(yùn)算H00001X0010XX55H邏輯運(yùn)算H0001010010XXFFH算術(shù)運(yùn)算H0001000010XX00H算術(shù)運(yùn)算H00011X0010XX00H邏輯運(yùn)算H0010010010XXAAH算術(shù)運(yùn)算H0010000010XXABH算術(shù)運(yùn)算H00101X0010XX55H邏輯運(yùn)算H0011010010XXFFH算術(shù)運(yùn)算H0011000010XX00H算術(shù)運(yùn)算H00111X0010XX00H邏輯運(yùn)算H7《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義注意：運(yùn)算器實(shí)驗(yàn)時(shí)，把與T4信號(hào)相關(guān)而本實(shí)驗(yàn)不用的LDR0，LDR1，LDR2接低電平，否則影響實(shí)驗(yàn)結(jié)果。其它注意事項(xiàng)：進(jìn)行系統(tǒng)方式實(shí)驗(yàn)時(shí)應(yīng)注意如下幾點(diǎn)：實(shí)驗(yàn)前應(yīng)將MF-OUT輸出信號(hào)與MF相連接。1、檢查通訊電纜是否與計(jì)算機(jī)連接正確。2、開關(guān)方式狀態(tài)應(yīng)置成系統(tǒng)方式；（31個(gè)開關(guān)）。3、P0K、P1K、P2K都置成系統(tǒng)方式；4、信號(hào)連接線必須一一對(duì)應(yīng)連接好。 即在實(shí)驗(yàn)機(jī)左上方的信號(hào)接口與實(shí)驗(yàn)機(jī)右下方的信號(hào)接口分別一一對(duì)應(yīng)連接。左上方 右下方地址指針 ――――――――――― 地址指針地址總線 ―――――――――――地址總線（在實(shí)驗(yàn)機(jī)右側(cè)中部）數(shù)據(jù)總線 ―――――――――――數(shù)據(jù)總線（在實(shí)驗(yàn)機(jī)右側(cè)中部）運(yùn)算暫存器DR1―――――――――運(yùn)算暫存器 DR1運(yùn)算暫存器DR2―――――――――運(yùn)算暫存器 DR2微地址―――――――――――――微地址檢查完畢可以通電；注意事項(xiàng)：1、計(jì)算機(jī)屏幕上所有的按鈕與實(shí)驗(yàn)機(jī)上的按鈕完全對(duì)應(yīng)。2、在做實(shí)驗(yàn)時(shí)，要保證總線不發(fā)生沖突。即對(duì)總線操作時(shí)只有一個(gè)操作狀態(tài)有效。3、運(yùn)算器、存儲(chǔ)器、數(shù)據(jù)通路，三個(gè)實(shí)驗(yàn)按操作步驟操作即可8《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義實(shí)驗(yàn)二 、存儲(chǔ)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康恼莆沾鎯?chǔ)器的數(shù)據(jù)存取方式。了解CPU與主存間的讀寫過程。掌握半導(dǎo)體存儲(chǔ)器讀寫時(shí)控制信號(hào)的作用。二、實(shí)驗(yàn)內(nèi)容：向RAM中任一存儲(chǔ)單元存入數(shù)據(jù)；并讀出任一單元的數(shù)據(jù)。三、實(shí)驗(yàn)原理實(shí)驗(yàn)電路（見下圖）實(shí)驗(yàn)原理存貯器實(shí)驗(yàn)電路由 RAM（6116），AR（74LS273）等組成。SW7－SW0為邏輯開關(guān)量，與產(chǎn)生地址和數(shù)據(jù)；寄存器AR輸出A7－A0提供存貯器地址，通過顯示燈可以顯示地址，D7－D0為總線，通過顯示燈可以顯示數(shù)據(jù)。當(dāng)LDAR為高電平，SW－BUS為低電平，T3信號(hào)上升沿到來時(shí)，開關(guān) SW7－SW09《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義產(chǎn)生的地址信號(hào)送入地址寄存器AR。當(dāng)CE為低電平，WE為高電平，SW－BUS為低電平，T3上升沿到來時(shí)，開關(guān)SW7－SW0產(chǎn)生的數(shù)據(jù)寫入存貯器的存貯單元內(nèi)，存貯器為讀出數(shù)據(jù)，D7－D0顯示讀出數(shù)據(jù)。實(shí)驗(yàn)中，除T3信號(hào)外，CE，WE，LDAR，SW－BUS為電位控制信號(hào)，因此通過對(duì)應(yīng)開關(guān)來模擬控制信號(hào)的電平，而LDAR，WE控制信號(hào)受時(shí)序信號(hào)T3定時(shí)。四、實(shí)驗(yàn)步驟（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“ 1”高電平狀態(tài)）實(shí)驗(yàn)前將TJ，DP對(duì)應(yīng)的邏輯開關(guān)置成 11狀態(tài)（高電平輸出），使時(shí)序發(fā)生器處于單拍輸出狀態(tài)，每按一次 P0輸出一拍時(shí)序信號(hào)，實(shí)驗(yàn)處于單步狀態(tài)，并置 ALU－BUS＝1。實(shí)驗(yàn)步驟按表 2進(jìn)行，實(shí)驗(yàn)對(duì)表中的開關(guān)置 1或清0，即對(duì)有關(guān)控制信號(hào)置 1或清0。表格中只列出了存貯器實(shí)驗(yàn)步驟中的一部分，即對(duì)幾個(gè)存貯器單元進(jìn)行了讀寫，其它單元的步驟同表格相同。表中帶－的地方表示需要按一次單次脈沖 P0。注意：表中列出的總線顯示D7－D0及地址顯示A7－A0，顯示情況是：在寫入RAM地址時(shí)，由SW7－SW0開關(guān)量地址送至D7－D0，總線顯示SW7－SW0開關(guān)量，而A7－A0則顯示上一個(gè)地址，在按P后，地址才進(jìn)入RAM，即在單次脈沖（T3）作用后，A7－A0同D7－D0才顯示一樣。表2存貯器實(shí)驗(yàn)步驟顯示結(jié)果表SWLDARCEWESW7－D7－D0P0A7－A0注釋→SW0BU011100H00H↑00H地址00寫入AR000100H00H↑00H數(shù)據(jù)00寫入RAM011110H10H↑10H地址10寫入AR000110H10H↑10H數(shù)據(jù)10寫入RAM011100H00H↑00H地址00寫入AR100000H00H↑00H讀RAM011110H10H↑10H地址10寫入AR100010H10H↑10H讀RAM011140H40H↑40H地址40寫入AR0001FFHFFH↑40H數(shù)據(jù)FF寫入RAM10《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義011142H42H↑42H地址42寫入AR000155H55H↑42H數(shù)據(jù)55寫入RAM011144H44H↑44H地址44寫入AR0001AAHAAH↑44H數(shù)據(jù)AA寫入RAM011140H40H↑40H地址40寫入AR100040HFFH↑40H讀RAM內(nèi)容011142H42H↑42H地址42寫入AR100042H55H↑42H讀RAM內(nèi)容011144H44H↑44H地址44寫入AR100044HAAH↑44H讀RAM內(nèi)容說明：實(shí)驗(yàn)機(jī)中符號(hào)“CE”；當(dāng)CE信號(hào)為“0”低電平時(shí)，表示存儲(chǔ)器 6264的數(shù)據(jù)輸入為有效狀態(tài)。11《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義實(shí)驗(yàn)三、數(shù)據(jù)通路組成與故障分析實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康氖煜び?jì)算機(jī)的數(shù)據(jù)通路掌握數(shù)據(jù)運(yùn)算及相關(guān)數(shù)據(jù)和結(jié)果的存儲(chǔ)的工作原理二、實(shí)驗(yàn)內(nèi)容：利用sw0-sw7數(shù)據(jù)輸入開關(guān)向 DR1、DR2預(yù)置數(shù)據(jù)，做運(yùn)算后將結(jié)果存入 RAM，并實(shí)現(xiàn)任一單元的讀出。例如：將數(shù)據(jù)做如下操作44H+AAH=EEH結(jié)果放在RAM的AAH單元44H⊕EEH=AAH結(jié)果放在RAM的ABH單元三、實(shí)驗(yàn)原理：實(shí)驗(yàn)電路實(shí)驗(yàn)原理數(shù)據(jù)通路實(shí)驗(yàn)是將前面進(jìn)行過的運(yùn)算器實(shí)驗(yàn)?zāi)K和存貯器實(shí)驗(yàn)?zāi)K兩部分電路連在一起組成的。原理圖見圖 7。實(shí)驗(yàn)中，除T4，T3信號(hào)外，所有控制信號(hào)為電平控制信號(hào)，這些信號(hào)由邏輯開關(guān)來模擬，其信號(hào)的含義與前兩個(gè)實(shí)驗(yàn)相同。我們按圖 7進(jìn)行實(shí)驗(yàn)。四、實(shí)驗(yàn)步驟（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“ 1”高電平狀態(tài)）實(shí)驗(yàn)前將TJ，DP開關(guān)置11，使時(shí)序發(fā)生器處于單拍狀態(tài)， 按一次P時(shí)序信號(hào)輸出12《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義一拍信號(hào)，使實(shí)驗(yàn)為單步執(zhí)行。實(shí)驗(yàn)步驟見表 3。13SW→ALUCEWELDALDDLDDRS3S2S1M/CNSW7→A7－D0－D7BUS→BUSRR12S0SW0A00111010XXXXX144HXXX44HX011X001XXXXX1AAHXXXAAHX101X000111011XXHXXXEEHX101X001111011XXHXXXEEHX101X000011011XXHXXXAAHX101X010011011XXHXXXAAH→X44H011X100XXXXX1AAHAAHAAH

表3 數(shù)據(jù)通路實(shí)驗(yàn)過程表單次按 注釋鈕P↑ 44H存入DR1AAH存入DR2DR1+DR2＝EEH(或運(yùn)算)EEH存入DR2DR1⊕DR2＝AAH(異或運(yùn)算)AAH存入DR1;DR1⊕DR2＝44H地址AAH存入AR1 0 0 1 0 0 0 1010 1 1 XXH AAH EEH ↑ DR2內(nèi)容存入 RAM《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義0111100XXXXX1ABHABHABH↑地址ABH存入AR1001000111111XXHABHAAH↑DR1內(nèi)容存入RAM0111100XXXXX1AAHAAHAAH↑地址AAH存入AR1100010XXXXX1XXHAAHEEH↑讀RAM內(nèi)容送DR10111100XXXXX1ABHABHABH↑地址ABH存入AR1100001XXXXX1XXHABHAAH↑讀RAM內(nèi)容送DR20111100XXXZXX1ACHACHACH↑地址ACH存入AR0101000XXXXX1FFHACHFFH↑數(shù)據(jù)FFH存入RAM0111100XXXXX1ADHADHADH↑地址ADH存入AR0101000XXXXX100HADH00H數(shù)據(jù)00H存入RAM15表3中，列出了數(shù)據(jù)通路組成實(shí)驗(yàn)的一部分實(shí)驗(yàn)步驟，其它部分同表中的實(shí)驗(yàn)步驟相同，只是實(shí)驗(yàn)的數(shù)據(jù)及存貯單元不同。表中帶 X的內(nèi)容是隨機(jī)狀態(tài)，它的電平不影響實(shí)驗(yàn)結(jié)果。表中帶“－”的地方表示需要按單次脈沖 P，無“－”的地方則表示不需要按單次脈沖 P。注意：A7－A0所接的地址顯示情況是按單次脈沖 P后的狀態(tài)，A7－A0的顯示才與表中相同，否則顯示的是上一個(gè)地址?！队?jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義實(shí)驗(yàn)四 微程序控制器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康氖煜の⒅噶罡袷降亩x。掌握微程序控制器的基本原理。二、實(shí)驗(yàn)內(nèi)容：分別完成輸入指令、加法指令、存數(shù)指令、輸出指令、無條件轉(zhuǎn)移指令、強(qiáng)迫RAM讀、強(qiáng)迫RAM寫的微指令流程，并觀察微地址的變化。三、實(shí)驗(yàn)原理：3.1實(shí)驗(yàn)電路圖圖4-4微程序控制器電路圖3.2實(shí)驗(yàn)原理一條指令由若干條微指令組成，而每一條微指令由若干個(gè)微指令及下一微地址信號(hào)組成。不同的微指令由不同的微命令和下一微指令地址組成。它們存放在控制存貯器（2764）中，因此，用不同的微指令地址讀出不同的微命令，輸出不17《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義同的控制信號(hào)。微程序控制器的電路圖見圖 4-4，UA4－UA0為微地址寄存器。控制存貯器由3片2764組成，從而微指令長度為 24位。微命令寄存器為20位，由2片8D觸發(fā)器74LS273和1片4D觸發(fā)器74LS175組成。微地址寄存器5位，由3片正沿觸發(fā)的雙D觸發(fā)器74LS74組成，它們帶有清零端和預(yù)置端。在不判別測(cè)試的情況下，T2時(shí)刻打入的微地址寄存器內(nèi)容為下一條指令地址。在需要判別測(cè)試的情況下，T2時(shí)刻給出判別信號(hào)P（1）＝1及下一條微指令地址01000。在T4上升沿到來時(shí)，根據(jù)P（1）IR7，IR6，IR5的狀態(tài)條件對(duì)微地址01000進(jìn)行修改，然而按修改的微地址讀出下一條微指令，并在下一個(gè)T2時(shí)刻將讀出的微指令打入到微指令寄存器和微地址寄存器。CLR（即P2）為清零信號(hào)。當(dāng) CLR為低電平時(shí)，微指令寄存器清零，微指令信號(hào)均無效。微指令格式見下表：表4-4微指令格式表23222120191817161514131211S3S2S1S0M/CNLOADCEWELDROLDDR1LDDR2LDIR選擇運(yùn)算器運(yùn)算模式打入PCRAMRAM寫打入打入打入打入IR片選R0DR1DR2109876543210LDPCLDARALU→PC→R0→BUSSW→P（1）UAUAUAUAUABUSBUSBUS43210PC＋1打入AR運(yùn)算器結(jié)PC內(nèi)容R0內(nèi)容開關(guān)內(nèi)判別字下一微指令地址果送總線送總線送總線容送總線18《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義圖4-5微指令流程圖如圖4-5所示，微程序控制器在清零后，總是先給出微地址為 00000的微指令（啟動(dòng)程序）。讀出微地址為 00000的微指令時(shí)，便給出下一條微指令地址00001。微指令地址00001及00010的兩條微指令是公用微指令。微指令地址00001的微指令執(zhí)行的是 PC的內(nèi)容送地址寄存器 AR及PC加1微指令。同時(shí)給出下一條微指令地址 00010。微指令地址00010的微指令在T2時(shí)序信號(hào)是，執(zhí)行的是把RAM的指令送到指令寄存器，同時(shí)給出判別信號(hào) P（1）及下一條微 指令地址01000，在T4時(shí)序信號(hào)時(shí)，根據(jù)P（1）IR7，IR6，IR5，修改微地址01000，產(chǎn)生下一條微指令地址，不同的指令（ IR7，IR6，IR5也就不同）產(chǎn)生不同的下一條微指令地址。在 IR7，IR6，IR5為000（即無指令輸入時(shí)），仍執(zhí)行01000的微指令。從而可對(duì) RAM進(jìn)行連續(xù)讀操作。當(dāng)執(zhí)行完一條指令的全部微指令，即一個(gè)微程序的最后一條微指令時(shí)，均給出下一微指令地址00001，接著執(zhí)行微指令地址00001，00010的公共微指令，讀下條指令的內(nèi)容，再由微程序控制器判別產(chǎn)生下一條微指令地址，以后的下一19《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義條微指令地址全部由微指令給出，直到執(zhí)行完一條指令的若干條微指令，給出下一條微指令地址00001。實(shí)驗(yàn)時(shí)，先把J1插座的短路塊向右短接，然后用開關(guān)AN25，AN26，AN27模擬指令的代碼（即IR7，IR6，IR5），不斷改變AN25，AN26，AN27狀態(tài)，模擬不同的指令，從而讀出不同的微指令。微指令輸出狀態(tài)由各對(duì)應(yīng)的指示燈顯示。實(shí)驗(yàn)用單步的方式，將啟動(dòng)程序5條指令，強(qiáng)迫RAM讀，，強(qiáng)迫RAM寫的微指令逐條讀出?？捎秒娖街甘緹麸@示每條微指令的微命令。從微地址UA4－UA0和判別標(biāo)志上可以觀察到微程序的縱向變化。四、實(shí)驗(yàn)步驟：在做微程序?qū)嶒?yàn)時(shí)應(yīng)將“ UPC－OUT”和“UBIN”用26芯電纜連起來在進(jìn)行微程序控制器實(shí)驗(yàn)時(shí)兩種方式（系統(tǒng)方式和單板方式）31個(gè)開關(guān)設(shè)置如下：1、J1跳線位置應(yīng)在右側(cè)連接。2、實(shí)驗(yàn)在系統(tǒng)機(jī)上進(jìn)行時(shí)，應(yīng)將“ UP”信號(hào)設(shè)置成低電平。3、SWE：微程序控制器的微地址修改信號(hào)，微地址修改為 10000，使機(jī)器處于寫RAM狀態(tài)。4、SRD：微程序控制器的微地址修改信號(hào)，微地址修改為01000，使機(jī)器處于讀RAM狀態(tài)。1）觀察時(shí)序信號(hào)將TJ，DP置00按單次脈沖按鈕P0，使時(shí)序信號(hào)輸出連續(xù)波形。2）觀察微程序控制器工作原理將TJ，DP置11，微程序控制器處于單步狀態(tài)，按一次單步按鈕產(chǎn)生一拍時(shí)序信號(hào)T1，T2，T3，T4。將UP置0使微程序控制器輸出微地址。SWE，SRD置11，將IR7置0，IR6置0，IR5值0，表示無指令輸入。實(shí)驗(yàn)步驟如下：1，按一次P2（CLR清零按鈕），使UA4－UA0為00000。2，按一次 P0執(zhí)行微指令地址為 00000的啟動(dòng)程序，給出一條微指令地址UA4－UA0為00001。3，將IR7，IR6，IR5置為001，按一次P0，執(zhí)行微指令地址00001的微指令，同時(shí)給出下一條微指令地址00010，以后再按P0，一直執(zhí)行到一條指令的全20《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義部微指令結(jié)束給出下一條微指令地址 00001，輸入指令的微指令流程請(qǐng)參閱附錄3，微指令的微命令輸出顯示應(yīng)同附錄 3的微指令代碼對(duì)應(yīng)，微地址的輸出顯示也應(yīng)相同。4，在執(zhí)行至微地址 UA4－UA0顯示為00001時(shí)，置IR7，IR6，IR5＝010為加法指令的若干條微指令，直至執(zhí)行到微地址 UA4－UA0顯示00001結(jié)束。5，重復(fù)4執(zhí)行IR7，IR6，IR5為011（存貯器存數(shù)指令）的指令。6，重復(fù)4執(zhí)行為執(zhí)行IR7，IR6，IR5為100（輸出指令）的指令。7，重復(fù)4執(zhí)行IR7，IR6，IR5為101（無條件轉(zhuǎn)移指令）的指令。8，在執(zhí)行到微地址 UA4－UA0顯示為00001時(shí)，或在開機(jī)時(shí)，按清零鍵 P2使UA4－UA0顯示為00000，置IR7＝0，IR6＝0，IR5＝0，SWE置1，SRD置1，把SWE開關(guān)從“1”－“0”－“1”，使微地址UA4－UA0顯示10000，強(qiáng)迫處于RAM寫，執(zhí)行微指令地址為10000，10001，10010的三條微指令，電平指示燈顯示微指令的微命令及微地址。執(zhí)行時(shí)為循環(huán)重復(fù)執(zhí)行微指令，以便不斷對(duì)RAM寫入數(shù)據(jù)，直到有 CLR清零信號(hào)作用時(shí)才停止。9，按清零鍵P2，使UA4－UA0顯示為00000，置IR7，IR6，IR5＝000，SWE＝1，SWD＝1，把SRD開關(guān)從“1”－“0”－“1”，使微地址UA4－UA0顯示01000，強(qiáng)迫機(jī)器處于RAM讀，執(zhí)行微指令地址為01000，01110，01111的三條微指令，電平指示顯示微指令的微命令及微地址。 執(zhí)行時(shí)為循環(huán)重復(fù)執(zhí)行微指令，不斷讀RAM內(nèi)容。（3）連續(xù)方式讀出微指令將時(shí)序發(fā)生器處于連續(xù)時(shí)序循環(huán)狀態(tài)，就可連續(xù)讀出微指令。將 TJ，DP置00，按P0時(shí)序發(fā)生器連續(xù)輸出時(shí)序信號(hào)。此時(shí)，微程序控制器按某一序列的微指令地址固定的重復(fù)地讀出微指令序列。21實(shí)驗(yàn)五 模型機(jī)CPU組成與指令周期實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康膶⑦\(yùn)算器模塊，存貯器模塊、微程序控制器模塊組合在一起，聯(lián)成一臺(tái)簡單的計(jì)算機(jī)。用微程序控制器控制模型機(jī)的數(shù)據(jù)通路。二、實(shí)驗(yàn)內(nèi)容執(zhí)行由5條指令組成的簡單程序，掌握指令與微指令的關(guān)系，建立計(jì)算機(jī)的整機(jī)概念。三、實(shí)驗(yàn)原理前面幾個(gè)實(shí)驗(yàn)中，控制信號(hào)是由實(shí)驗(yàn)者用邏輯開關(guān)來模擬，以完成對(duì)數(shù)據(jù)通路的控制。而這次實(shí)驗(yàn)，數(shù)據(jù)通路的控制信號(hào)全部由微程序控制器自動(dòng)完成。CPU從內(nèi)存取出一條機(jī)器指令到執(zhí)行指令的一個(gè)指令周期， 是由微指令組成的序列來完成，取一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。 我們將5條機(jī)器指令及有關(guān)數(shù)據(jù)寫入RAM中，通過CPU運(yùn)行5條機(jī)器指令組成的簡單程序，掌握機(jī)器指令與微指令的關(guān)系。四、實(shí)驗(yàn)步驟（一）實(shí)驗(yàn)設(shè)置實(shí)驗(yàn)時(shí)，（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“1”高電平狀態(tài)）將J1設(shè)置成左側(cè)連接。將UP信號(hào)置成低電平“0”。在做模型機(jī)實(shí)驗(yàn)時(shí)應(yīng)將“UPC-OUT”和“UBIN”用26芯電纜連接起來。1、對(duì)31個(gè)開關(guān)設(shè)置應(yīng)按下面方式設(shè)置：單板方式位置：（開關(guān)位置處于單板方式的位置有如下幾個(gè)： ）S3、S2、S1、S0、M、/CN、LDAR、CE、WE、LDDR1、LDDR2、SW-BUS、ALU-BUS、LDPC、LOAD、 、PC-BUS、R0-BUS、LDIR、LDR0、LDR1、LDR2、 、IR7、IR6、IR5、R1-BUS、R2-BUS、P（1）；系統(tǒng)方式位置：（開關(guān)位置處于系統(tǒng)方式的位置有如下幾個(gè)： ）、、UP、KSW7、KSW6、KSW5、KSW4、KSW3、KSW2、KSW1、KSW0、、DP、TJ、、、SWE、SRD；1、J1跳線位置應(yīng)在左側(cè)連接。2、實(shí)驗(yàn)在系統(tǒng)機(jī)上進(jìn)行時(shí)，應(yīng)將“ UP”信號(hào)設(shè)置成低電平?！队?jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義通過邏輯開關(guān)AN30（即SWE）將SWE從“1”－“0”－“1”，使微程序控制器的微指令地址為 10000，強(qiáng)迫機(jī)器處于 RAM寫，重復(fù)執(zhí)行微指令地址為10000，10001，10100微指令，把所寫的程序?qū)懭隦AM。再通過邏輯開關(guān)AN31（即SRD），將SRD從“1”－“0”－“1”，使微程序控制器的指令地址為01000，強(qiáng)迫機(jī)器處于RAM讀，執(zhí)行微指令地址01000，01110，01111的微指令。讀出所寫的程序，以校對(duì)寫入的程序和數(shù)據(jù)是否正確，然后再運(yùn)行程序。（二）指令系統(tǒng)：（1）INA，DATA。指令碼20，A指R0，DATA指SW7－SW0上的數(shù)據(jù)輸入到R0寄存器。是輸入指令。（2）ADDA，（ADD）。指令碼40ADD，A指R0，ADD為存貯器地址。將R0寄存器的內(nèi)容與內(nèi)存中以ADD為地址單元內(nèi)數(shù)相加，結(jié)果送R0，是加法指令。（3）STA（ADD），A。指令碼60ADD，A指R0，ADD為存貯器地址。將R0寄存器的內(nèi)容存到以ADD為地址的內(nèi)存單元中。（4）OUT BUS，（ADD）。指令碼80（ADD），BUS為數(shù)據(jù)總線，ADD為存貯器地址。將內(nèi)存中以 ADD為地址的數(shù)據(jù)讀到總線上。（5）JMPADD。指令碼A0ADD。ADD指存貯器地址。程序無條件地轉(zhuǎn)移到ADD所指定的內(nèi)存單元地址。（6）WE存貯器寫命令。（7）RD存貯器讀命令。(三)存貯器寫操作（1）所寫程序IN R0，DATA （輸入指令）ADD R0，（ADD） （加法指令）STA （ADD），R0 （存貯器存數(shù)指令）OUT BUS，（ADD） （輸出指令）JMP ADD （無條件轉(zhuǎn)換指令）（2）起始地址從00開始23《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義地址指令碼注釋0020←add090140addadd←0B0360addadd←0A0580addadd←0007A0add09550AAA（3）操作過程AN26，AN23，AN24，AN30，AN31設(shè)置為01111，即UP＝0。DP，TJ＝11為單步狀態(tài)，SWE＝1，SRD＝1。SW7－SW0設(shè)置00000000。按清零鍵P2，AN30從“1”－“0”－“1”即，這時(shí)，UA4－UA0顯示為10000，然后按表5進(jìn)行存貯操作。存貯器寫是在單步狀態(tài)下進(jìn)行， 其控制信號(hào)全部由微程序控制器提供， 因此只需操作SW7－SW0（置數(shù)據(jù)）及按P0（單步操作）。以上為存貯器寫入全過程，起始地址是 00H。如果從30H開始，只要在開始用SWE開關(guān)置UA4為“1”，UA4－UA0顯示為10000，SW7－SW0開關(guān)置30H，寫過程相同。不同之處在于顯示地址為30－3AH，總線顯示為30－3AH。寫過程結(jié)束后，按清零鍵P2。(四)存貯器讀操作（在完成一個(gè)實(shí)驗(yàn)后，應(yīng)將所有的信號(hào)狀態(tài)置成“ 1”高電平狀態(tài)）狀態(tài)設(shè)置為01111，即UP＝0，DPTJ＝11，SWE＝1，SRD＝1，為單步操作。SRD從“1”－“0”－“1”即，此時(shí)，UA4－UA0顯示為01000。存貯器讀操作是在單步狀態(tài)下進(jìn)行。同樣只需按表6操作SW0－SW7及按P0（單步操作）。24《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義表5存貯器操作過程及顯示結(jié)果表P0SW7～A7～A0D7～D0UA4～PC7～PC0SW0UA0↑00H10000↑00H1000100H↑20H00H01H1001001H↑00H20H1000101H↑40H01H02H1001002H↑01H40H1000102H↑09H02H03H1001003H↑02H09H1000103H↑60H03H04H1001004H↑03H60H1000104H↑0BH04H05H1001005H↑04H0BH1000105H↑80H05H06H1001006H↑05H80H1000106H↑0AH06H07H1001007H↑06H0AH1000107H↑A0H07H08H1001008H↑07HA0H1000108H↑00H08H09H1001009H↑08H00H1000109H↑55H09H0AH100100AH↑09H55H100010AH↑AAH0AH0BH100100BH↑0AHAAH100010BH25《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義表6存貯器讀操作過程及顯示結(jié)果表P0SW7～A7～A0D7～D0UA4～PC7～PC0SW0UA000H01000↑00H0111000H↑00H01H0111101H↑00H20H0111001H↑01H02H0111102H↑01H40H0111002H↑02H03H0111103H↑02H09H0111003H↑03H04H0111104H↑03H60H0111004H↑04H05H0111105H↑04H0BH0111005H↑05H06H0111106H↑05H80H0111006H↑06H07H0111107H↑06H0AH0111007H↑07H08H0111108H↑07HA0H0111008H↑08H09H0111109H↑08H00H0111009H↑09H0AH011110AH↑09H55H011100AH↑0AH0BH011110BH↑0AHAAH011100BH26《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義↑0BH0CH011110CH↑0BHXXH011100CH↑0CH0DH011110DH在XX處，程序未讀出時(shí)是隨機(jī)數(shù)，當(dāng)執(zhí)行后讀方法讀出時(shí)， XX處顯示指SW7－SW0＋（09H）即8A＋55＝DFH。如果程序?qū)懺?30H單元內(nèi)，只需在開始時(shí)將 SW7－SW0開關(guān)置30H，A7－A0顯示則從30H開始，其它不變。(五)執(zhí)行過程執(zhí)行過程可以用單步或連續(xù)執(zhí)行。當(dāng)單步執(zhí)行時(shí)，狀態(tài)設(shè)置為 01111，即UP＝0，DP，TJ＝11，SWE＝1，SRD＝1，按清零鍵P2。然后按表7進(jìn)行操作，操作只需對(duì)SW0－SW7及P0操作，此時(shí)J1插座短路塊接向左方。表7執(zhí)行過程操作及顯示結(jié)果表P0SW7～A7～A0D7～D0UA4～PC7～PC0SW0UA00000000↑00H0000100H↑00H01H0001001H↑Data(8A)00H20H0100101H↑00H8AH0000101H↑01H02H0001002H↑01H40H0101002H↑02H03H0001103H↑09H55H0010003H↑09H55H0010103H↑09H8AH0011003H↑09HDFH0000103H↑03H04H0001004H↑03H60H0101104H27《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義↑04H05H0011105H↑0BHXXH1011005H↑0BHDFH0000105H↑05H06H0001006H↑05H80H0110006H↑06H07H1001107H↑0AHAAH1010007H↑0AHAAH0000107H↑07H08H0001008H↑07HA0H0110108H↑08H09H1010109H↑08H00H0000109H(六)運(yùn)行情況：（1）先執(zhí)行INR0，DATA輸入指令將開關(guān)8A送入R0寄存器。（2）執(zhí)行ADDR0，（ADD）加法指令將存貯器地址09中的內(nèi)容（55）同R0中的數(shù)據(jù)（8A）相加，結(jié)果為DF送R0寄存器。（3）執(zhí)行STA（ADD），R0指令將R0的內(nèi)容DFH送以ADD為地址的內(nèi)存，ADD為0B，DF送R0存儲(chǔ)器0B中。（4）執(zhí)行OUTBUS，（ADD）指令將ADD為地址的內(nèi)容送總線，ADD為0A中存AA，AA送總線。（5）執(zhí)行JMPADD指令無條件轉(zhuǎn)換到以ADD為地址的內(nèi)存中執(zhí)行指令。轉(zhuǎn)移到00地址。再執(zhí)行INR0，DATA輸入指令。28《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義擴(kuò)展實(shí)驗(yàn)該篇章是設(shè)計(jì)性實(shí)驗(yàn)共有兩個(gè)實(shí)驗(yàn)組成，分別為：實(shí)驗(yàn)六 時(shí)序與啟停實(shí)驗(yàn)實(shí)驗(yàn)七 基本模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn)八 帶移位運(yùn)算的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)實(shí)驗(yàn)九 復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)29《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義實(shí)驗(yàn)六 時(shí)序與啟停實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康模莆諘r(shí)序電路的原理．熟悉啟停電路的原理二、實(shí)驗(yàn)要求通過時(shí)序電路的啟動(dòng)了解以單步、連續(xù)方式運(yùn)行時(shí)序電路的過程，觀察T1、T2、T3、T4各點(diǎn)的時(shí)序波形。三、實(shí)驗(yàn)原理實(shí)驗(yàn)所用的時(shí)序與啟停電路原理如圖所示，圖4-6 時(shí)序發(fā)生器及啟停電路其中時(shí)序電路由1/2片74LS74、1片74LS175及6個(gè)二輸入與門、2個(gè)二輸入與非門和3個(gè)反向器構(gòu)成?？僧a(chǎn)生4個(gè)等間隔的時(shí)序信號(hào)T1、T2、T3、T4，30《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義其中MF為時(shí)鐘輸入端，時(shí)鐘頻率可從F0、F1、F2、F3中選擇一個(gè)，由位于實(shí)驗(yàn)裝置左下方的方波信號(hào)源提供。學(xué)生可根據(jù)實(shí)驗(yàn)自行選擇方波信號(hào)的頻率。為了便于控制程序的運(yùn)行，時(shí)序電路發(fā)生器也設(shè)置了一個(gè)啟?？刂朴|發(fā)器 CR，使T1－T4信號(hào)輸出可控。上圖中啟停電路由1/2片74LS74、74LS00及1個(gè)二輸入與門構(gòu)成。TJ，DP為單步停機(jī)控制信號(hào)，當(dāng)其中1個(gè)或2個(gè)都為高電平“1”時(shí)，此時(shí)，時(shí)序發(fā)生器處于停機(jī)或單步狀態(tài)，即每按一次啟動(dòng)按鈕P0（P0和/P0；實(shí)驗(yàn)時(shí)需用導(dǎo)線將MF－OUT與MF連接起來）產(chǎn)生一拍時(shí)序信號(hào) T1，T2，T3，T4。當(dāng)TJ，DP都為低電平時(shí)，按一次啟動(dòng)按鈕 P0，產(chǎn)生連續(xù)時(shí)序信號(hào)，CLR接P2作清除按鈕。連續(xù)輸出時(shí)序波形如圖所示。圖4-7 連續(xù)輸出時(shí)序波形圖T1，T2，T3，T4有兩組輸出信號(hào)，以提高負(fù)載能力。因此時(shí)序信號(hào) T1－T4將周而復(fù)始地發(fā)送出去。如果實(shí)驗(yàn)系統(tǒng)處于系統(tǒng)方式下，當(dāng)進(jìn)入“單步”方式命令鍵時(shí)管理 CPU令“TJ、DP”處于單步控制方式，機(jī)器便處于單步運(yùn)行狀態(tài)，即此時(shí)只發(fā)送一個(gè) CPU周期的時(shí)序信號(hào)就停機(jī)。利用單步方式， 每次只讀一條微指令，可以觀察微指令的代碼與當(dāng)前微指令的執(zhí)行結(jié)果。另外當(dāng)機(jī)器連續(xù)運(yùn)行時(shí)，如果按動(dòng)“停機(jī)方式”命令鍵管理CPU令工作方式處于停機(jī)狀態(tài)，也會(huì)使機(jī)器停機(jī)。31《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義實(shí)驗(yàn)七 基本模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康模谡莆詹考卧娐穼?shí)驗(yàn)的基礎(chǔ)上，進(jìn)一步將其系統(tǒng)地組成一臺(tái)基本模型計(jì)算機(jī)。．為其定義五條機(jī)器指令，并編寫相應(yīng)的微程序，上機(jī)調(diào)試掌握整機(jī)概念。二、實(shí)驗(yàn)設(shè)備計(jì)算機(jī)組成原理教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)，排線若干。三、實(shí)驗(yàn)內(nèi)容1．實(shí)驗(yàn)原理部件實(shí)驗(yàn)過程中，各部件單元的控制信號(hào)是以人為模擬產(chǎn)生為主，而本次實(shí)驗(yàn)將能在微程序控制下自動(dòng)產(chǎn)生各部件單元的控制信號(hào)，實(shí)驗(yàn)特定指令的功能。這里，計(jì)算機(jī)數(shù)據(jù)通路的控制將由微程序控制器來完成， CPU從內(nèi)存中取出一條機(jī)器指令到指令執(zhí)行結(jié)束的一個(gè)指令周期全部由微指令組成的序列來完成， 即一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序 。本實(shí)驗(yàn)采用五條機(jī)器指令： IN〔輸入〕、ADD〔二進(jìn)制加法〕、STA〔存數(shù)〕、OUT〔輸出〕、JMP〔無條件轉(zhuǎn)移〕，其指令格式如下〔前四位為操作碼〕：助記符機(jī)器指令碼說明IN00100000“INPUTDEVICE”中的開關(guān)狀態(tài)――R0ADDaddr01000000××××××××R0＋〖addr〗--R0STAaddr01100000××××××××R0--〖addr〗OUTaddr10000000××××××××〖addr〗--BUSJMPaddr10100000××××××××addr—PC其中IN為單字節(jié)〔8位〕，其余為雙字節(jié)指令，××××××××為addr對(duì)應(yīng)的二進(jìn)制地址碼。根據(jù)以上要求設(shè)計(jì)數(shù)據(jù)通路框圖，如附錄 2圖所示。系統(tǒng)涉及到的微程序流程圖如下圖所示：32《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義當(dāng)擬定“取指”微指令時(shí)，該微指令的判別測(cè)試字段為 P〔1〕測(cè)試。由于“取指”微指令是所有微程序都使用的公用微指令，因此P〔1〕的測(cè)試結(jié)果出現(xiàn)多路分支。本機(jī)用指令寄存器的前三位〔IR7－IR5〕作為測(cè)試條件，出現(xiàn)5路分支，占用5個(gè)固定微地址單元。當(dāng)全部微程序設(shè)計(jì)完畢后，應(yīng)將每條微指令代碼化，表8即為將微程序流程圖按微指令格式轉(zhuǎn)化而成的“二進(jìn)制微代碼表”。指令寄存器〔IR〕：指令寄存器用來保存當(dāng)前正在執(zhí)行的一條指令。當(dāng)執(zhí)行一條指令時(shí)，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至指令寄存器。指令劃分為操作碼和地址碼字段，由二進(jìn)制數(shù)構(gòu)成，為了執(zhí)行任何給定的指令，必須對(duì)操作碼進(jìn)行測(cè)試P〔1〕，通過節(jié)拍脈沖T4的控制以便識(shí)別所要求的操作?！爸噶钭g碼器”〔實(shí)驗(yàn)板上標(biāo)有“INSUNIT”的芯片〕根據(jù)指令中的操作碼譯碼強(qiáng)置微控器單元的微地址，使下一條微指令指向相應(yīng)的微程序首地址。本系統(tǒng)有兩種外部 I/O 設(shè)備，一種是二進(jìn)制代碼開關(guān)，它作為輸入設(shè)備INPUTDEVICE）；另一種是LED塊，它作為輸出設(shè)備〔OUTPUTDEVICE〕。例如：輸入時(shí)，二進(jìn)制開關(guān)數(shù)據(jù)直接經(jīng)過三態(tài)門送到外部數(shù)據(jù)總線上，只要開關(guān)狀態(tài)不33《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義變，輸入的信息也不變。輸出時(shí)，將輸出數(shù)據(jù)送到外部數(shù)據(jù)總線上，當(dāng)寫信號(hào)〔W/R〕有效時(shí)，將數(shù)據(jù)打入輸出鎖存器，驅(qū)動(dòng) LED顯示。本實(shí)驗(yàn)設(shè)計(jì)機(jī)器指令程序如下：地址〔二進(jìn)制〕內(nèi)容〔二進(jìn)制〕助記符號(hào)說明000000100000IN“INPUTDEVICE”－－R0000101000000ADD〖09H〗R0＋〖09H〗――R0001000001001001101100000STA〖0BH〗R0――〖0BH〗010000001011010110000000OUT〖OAH〗〖0AH〗――BUS011000001010011111000000JMP〖00H〗00H――PC100000000000100101010101自定101010101010自定1011求和結(jié)果四、實(shí)驗(yàn)要求：1．利用系統(tǒng)實(shí)驗(yàn)提供的實(shí)驗(yàn)環(huán)境用 EDA軟件設(shè)計(jì)模型機(jī)內(nèi)核。2．通過實(shí)驗(yàn)儀提供的狀態(tài)指示相信和系統(tǒng)操作平臺(tái)觀察實(shí)驗(yàn)結(jié)果。34表8模型機(jī)（一）微指令表微CBAALLAA代CLCMSSSS代PLLLLLLW代UUUUUUPS代說明地RDD98碼EDN0123碼（DDDDDDE碼AAAAAA（W碼址RRA2APIDDR0123451B21D〕RCRRR0〕2176543210765432107654321076543210000000000000000000000000000000001000000080SW→PC010010000020000000000001100000600100000040PC→AR，PC＋＋020000000000100000008000010000100001001012RAM→IR030000000000100000008001000000400010000020RAM→AR0400000000001000000080000010000810100000A0RAM→AR051000000080000000000000000100040110000060RAM→DR2060100000040001010012900000010021000000080R0→DR1070000000000100000008001000000400110100068ALU→R0080000000000000000000000000000001000000080SW→PC090000000000000000000000000010021000000181SW→R00A00100000200000000000011000006011000000C0PC→AR，PC＋＋0B00100000200000000000011000006011100000E0PC→AR，PC＋＋0C00100000200000000000011000006011001000C8PC→AR，PC＋＋0D00100000200000000000011000006010101000A8PC→AR，PC＋＋0E0000000000000000000000000000001000000080PC→AR，PC＋＋0F0000000000000000000000000000001000000080RAM→BUS表10一1模型機(jī)（一）微指令表微CBAALLAA代CLCMSSSS代PLLLLLLW代UUUUUUPS代說明地RDD98碼EDN0123碼（DDDDDDE碼AAAAAA（W碼址RRA2APIDDR0123451B21D〕RCRRR0〕2176543210765432107654321076543210100000000000010000004000100000201000100189SW→PC110010000020000000000001100000600100100048PC→AR，PC＋＋120000000000100000008000000001011000100189SW→RAM130000000000100000008001000000400010100028（RAM）→AR140000001103100000008000000000001000000080（RAM）→BUS15000000000011000000C000100000201000000080（RAM）→PC1610100000A0100000008000000001011000000080PC→（RAM）1700000000000000000000010000000010000000801800000000000000000000000000000010000000801900000000000000000000000000000010000000801A00000000000000000000000000000010000000801B00000000000000000000000000000010000000801C00000000000000000000000000000010000000801D00000000000000000000000000000010000000801E00000000000000000000000000000010000000801F0000000000000000000000000000001000000080帶移位運(yùn)算的模型機(jī)設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康模煜び梦⒊绦蚩刂破骺刂颇Ｐ蜋C(jī)的數(shù)據(jù)通路。．學(xué)習(xí)設(shè)計(jì)與調(diào)試計(jì)算機(jī)的基本步驟及方法。二、實(shí)驗(yàn)設(shè)備計(jì)算器組成原理教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)，排線若干。三、實(shí)驗(yàn)內(nèi)容1．實(shí)驗(yàn)原理本實(shí)驗(yàn)在基本模型機(jī)的基礎(chǔ)上搭接移位控制電路，實(shí)驗(yàn)移位控制運(yùn)算。實(shí)驗(yàn)中新增 4條移位運(yùn)算指令：RL〔左環(huán)移〕、RLC〔帶進(jìn)位左環(huán)移〕、RR〔右環(huán)移〕、RRC〔帶進(jìn)位右環(huán)移〕，其指令格式如下；操作碼RR 10100100RRC 11000100RL 11100100RLC 00010100以上4條指令都為單字長〔8位〕。RR為將R0寄存器中的內(nèi)容循環(huán)右移一位。RRC為將R0寄存器中的內(nèi)容帶進(jìn)位右移一位，它將 R0寄存器中的數(shù)據(jù)右邊第一位移入進(jìn)位，同時(shí)將進(jìn)位位移至 R0寄存器的左位。RL為將R0寄存器中的數(shù)據(jù)循環(huán)左移一位。RLC為將R0寄存器中的數(shù)據(jù)帶進(jìn)位循環(huán)左移一位。實(shí)驗(yàn)數(shù)據(jù)通路框圖如附錄 3圖所示，編寫微程序流程圖及確定微地址如附錄圖所示。本實(shí)驗(yàn)設(shè)計(jì)機(jī)器指令程序如下；地址〔二進(jìn)制〕內(nèi)容〔二進(jìn)制〕助記符號(hào) 說明《計(jì)算機(jī)組成原理實(shí)驗(yàn)》自編講義0000000000000100IN“INPUTDEVICE”――R00000000100100100ADD〖0DH〗R0＋〖0DH〗――R000000010000011010000001100010100RLC0000010000000100IN0000010111000100RRC0000011011100100RL0000011101000100STA〖0EH〗R0――〖0EH〗00001000000011100000100101100100OUT〖0EH〗〖0EH〗――BUS00001010000011100000101110000100JMP00H00H――PC00001100000000000000110101000000自定00001110存數(shù)單元將微程序流程圖代碼化，本實(shí)驗(yàn)給出的微程序二進(jìn)制代碼轉(zhuǎn)化成十六進(jìn)制格式文件。機(jī)器指令及微程序按照規(guī)定格式編寫成十六進(jìn)制格式文件， 具體內(nèi)容如下表所示：四、實(shí)驗(yàn)要求：1．利用系統(tǒng)實(shí)驗(yàn)提供的實(shí)驗(yàn)環(huán)境設(shè)計(jì)模型機(jī)內(nèi)核。2．通過實(shí)驗(yàn)儀提供的狀態(tài)指示和系統(tǒng)操作平臺(tái)觀察實(shí)驗(yàn)結(jié)果。38表9模型機(jī)（二）微指令表共3頁第1頁微CBAALLAA代CLCMSSSS代PLLLLLLW代UUUUUUPS代說明地RDD98碼EDN0123碼（DDDDDDE碼AAAAAA（W碼址RRA2APIDDR0123451B21D〕RCRRR0〕2176543210765432107654321076543210000000000000000000000000000000001000000080010010000020000000000001100000600100000040PC→AR，PC＋1020000000000100000008000010000100000011006RAM→IR030110000060000110001800000000000111000070299帶進(jìn)位左移0400000000001000000080010000004010100000A0RAM→IR050000000000100000008000001000080110000060RAM→DR20610100000A00000000000000001000411100000E0RS→IDR1070101000050001000002900000010021000000080DR1＋DR2→RD080000000000100000008001000000401001000090RAM→AR0910100000A0100000008000000001011000000080RS→RAM000000000001000000080010000004011010000D0RAM→AR0B0000001103100000008000000000001000000080RAM→LED0C000000000011000000C000100000201000000080RAM→PC00110000060000001000400000000000111000070299右移1位0E0110000060000000000000000010021000000080299→RD0F0110000060000101001400000000000111000070299帶進(jìn)位右移表9模型機(jī)（二）微指令表共3頁第2頁微CBAALLAA代CLCMSSSS代PLLLLLLW代UUUUUUPS代說明地RDD98碼EDN0123碼（DDDDDDE碼AAAAAA（W碼址RRA2APIDDR0123451B21D〕RCRRR0〕2176543210765432107654321076543210100011000060000010000800000000000111000070299左移一位1100000000000000000000000000000010000000801200000000000000000000000000000010000000801300000000000000000000000000000010000000801400000000000000000000000000000010000000801510000000000000000000000000000010000000801600000000000000000000000000000010000000801700000000000000000000000000000010000000801800000000000000000000000000000010000000801900000000000000000000000000000010000000801A00000000000000000000000000000010000000801B00000000000000000000000000000010000000801C00000000000000000000000000000010000000801D00000000080000000000000000000010000000801E00000000000000000000000000000010000000801F0000000000000000000000000000001000000080表9模型機(jī)（二）微指令表共3頁第3頁微CBAALLAA代CLCMSSSS代PLLLLLLW代UUUUUUPS代說明地RDD98碼EDN0123碼（DDDDDDE碼AAAAAA（W碼址RRA2APIDDR0123451B21D〕RCRRR0〕2176543210765432107654321076543210200000000000000000000000000010021000000181SW→RD2110100000A0000011000C000000000000100000C0Ri→299220010000020000000000001100000600010000020PC→AR，PC＋1230000000000000000000000000000001000000080240010000020000000000001100000600001000010PC→AR，PC＋1250000000000000000000000000000001000000080260010000020000000000001100000600101000050PC→AR，PC＋1270000000000000000000000000000001000000080280010000020000000000001100000600011000030Ri→2992900000000000000000000000000000010000000802A10100000A0000011000C000000000010110000B0Ri→2992B00000000000000000000000000000010000000802C10100000A0000011000C000000000011110000F0Ri→2992D00000000000000000000000000000010000000802E10100000A0000011000C00000000000000100008Ri→2992F0000000000000000000000000000001000000080實(shí)驗(yàn)九 復(fù)雜模型機(jī)的設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康木C合運(yùn)用所學(xué)計(jì)算機(jī)原理知識(shí)，設(shè)計(jì)并實(shí)現(xiàn)較為完整的計(jì)算機(jī)。二、實(shí)驗(yàn)設(shè)備計(jì)算機(jī)組成原理教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)，排線若干。三、數(shù)據(jù)格式及指令系統(tǒng)1．?dāng)?shù)據(jù)格式