第九講只讀存儲(chǔ)器閃速存儲(chǔ)器和存儲(chǔ)器于CPU的連接

第九講主存儲(chǔ)器（二）只讀存儲(chǔ)器及存儲(chǔ)器與CPU的連接本講主要內(nèi)容只讀存儲(chǔ)器閃速存儲(chǔ)器存儲(chǔ)器與CPU的連接存儲(chǔ)器容量的擴(kuò)展CPU與存儲(chǔ)器的連接存儲(chǔ)器舉例二.只讀存儲(chǔ)器1.ROM的分類

缺點(diǎn)不能重寫只能一次性改寫只讀存儲(chǔ)器

掩模式

(ROM)一次編程(PROM)

多次編程(EPROM)(EEPRPM)

定義

數(shù)據(jù)在芯片制造過程中就確定

用戶可自行改變產(chǎn)品中某些存儲(chǔ)元

可以用紫外光照射或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)據(jù)

優(yōu)點(diǎn)

可靠性和集成度高，價(jià)格便宜

可以根據(jù)用戶需要編程

可以多次改寫ROM中的內(nèi)容閃速存儲(chǔ)器Flashmemory(1)掩模式ROM采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只能讀出使用而不能改寫。有MOS管的位表示存1，沒有MOS管的位表示存0。

（2）.PROM(一次性編程)

VCC行線列線熔絲寫“0”時(shí)：燒斷熔絲寫“1”時(shí)：保留熔絲（3）.EPROM(多次性編程)

(1)N型溝道浮動(dòng)?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“0”D端不加正電壓不形成浮動(dòng)?xùn)臩與D導(dǎo)通為“1”SGDN+N+P基片GDS浮動(dòng)?xùn)?/p>

SiO2+++++___

4.2…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲(chǔ)矩陣……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳4.2PD/ProgrPD/Progr功率下降/編程輸入端

讀出時(shí)為低電平(4)電擦可編程只讀存儲(chǔ)器EEPROM?若VG為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。?若使VG為負(fù)電壓，強(qiáng)使第一級(jí)浮空柵極的電子散失，即擦除。?EEPROM的編程與擦除電流很小,可用普通電源供電,而且擦除可按字節(jié)進(jìn)行。

它的主要特點(diǎn)是能在應(yīng)用系統(tǒng)中在線改寫，斷電后信息保存，因此目前得到廣泛應(yīng)用。第一級(jí)浮空柵第二級(jí)浮空柵電可擦寫ROM

——EEPROM及Flash存儲(chǔ)器三.閃速存儲(chǔ)器1.什么是閃速存儲(chǔ)器?FlashMemory

閃速存儲(chǔ)器是一種高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性。特點(diǎn)：固有的非易失性(2)廉價(jià)的高密度(3)可直接執(zhí)行(4)固態(tài)性能2.FLASH存儲(chǔ)元

3、FLASH存儲(chǔ)器基本操作

(1).編程操作

:實(shí)際上是寫操作。所有存儲(chǔ)元的原始狀態(tài)均處“1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電壓。編程操作的目的是為存儲(chǔ)元的浮空柵補(bǔ)充電子，從而使存儲(chǔ)元改寫成“0”狀態(tài)。如果某存儲(chǔ)元仍保持“1”狀態(tài)，則控制柵就不加正電壓。(2).讀取操作:控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開啟MOS晶體管。如果存儲(chǔ)元原存1，可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開啟晶體管。如果存儲(chǔ)元原存0，可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開啟導(dǎo)通。(3).擦除操作

:所有的存儲(chǔ)元中浮空柵上的負(fù)電荷要全部洩放出去。為此晶體管源極S加上正電壓，這編程操作正好相反。源極S上的正電壓吸收浮空柵中的電子，從而使全部存儲(chǔ)元變成1狀態(tài)。4.FLASH存儲(chǔ)器的陣列結(jié)構(gòu)

用1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器？片五、存儲(chǔ)器與CPU的連接1.存儲(chǔ)器容量的擴(kuò)展(1)位擴(kuò)展（增加存儲(chǔ)字長）10根地址線8根數(shù)據(jù)線DD……D0479AA0???21142114CSWE4.22片A0A12D0D7位擴(kuò)展法總結(jié)：

只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致,對(duì)片子沒有選片要求。用8k*1的片子組成8k*8的存儲(chǔ)器需8個(gè)芯片地址線——需13根數(shù)據(jù)線——8根控制線——WR接存儲(chǔ)器的WE

(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線4.2？片2片1K×8位1K×8位D7D0???????????????WEA1A0???A9CS0A10

1CS12:416K816K816K816K8用16K8位的芯片組成64K8位的存儲(chǔ)器需4個(gè)芯片地址線——共需16根片內(nèi)：(214=16384)14根，選片：2根數(shù)據(jù)線——8根控制線——WE(3)字、位擴(kuò)展用1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片選譯碼……………………4.21K×41K×41K×41K×41K×41K×41K×41K×4？片8片CPU用1k4的存儲(chǔ)器芯片2114組成2k8的存儲(chǔ)器

2.存儲(chǔ)器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫命令線的連接(4)片選線的連接(5)合理選擇存儲(chǔ)芯片(6)其他時(shí)序、負(fù)載4.2*ramsel0=A21A20*MREQramsel1=A21*A20*MREQramsel2=A21*A20*MREQramsel3=A21*A20*MREQ例有若干片1M×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成4MB存儲(chǔ)器，問

(1)需要多少片RAM芯片？

(2)該存儲(chǔ)器需要多少地址位？

(3)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ和R/W#。

(4)給出地址譯碼器的邏輯表達(dá)式。解：(1)需要4M/1M=4片SRAM芯片；(2)需要22條地址線(3)譯碼器的輸出信號(hào)邏輯表達(dá)式為：

ramsel32-4譯碼ramsel2ramsel1ramsel0A21~A20A21~A0A19~A0OEMREQR/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8D例設(shè)有若干片256K×8位的SRAM芯片，問：

(1)采用字?jǐn)U展方法構(gòu)成2048KB的存儲(chǔ)器需要多少片SRAM芯片？

(2)該存儲(chǔ)器需要多少字節(jié)地址位？

(3)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。解：(1)該存儲(chǔ)器需要2048K/256K=8片SRAM芯片；

(2)需要21條地址線，因?yàn)?21=2048K，其中高3位用于芯片選擇，低18位作為每個(gè)存儲(chǔ)器芯片的地址輸入。 (3)該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如下。

ramsel73-8譯碼ramsel2ramsel1ramsel0…A20-18A20-0A17-0OE#MREQ#R/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WEA

CE256K×8DWEA

CE256K×8DWEA

CE256K×8DWEA

CE256K×8D例

設(shè)有若干片256K×8位的SRAM芯片，問：

(1)如何構(gòu)成2048K×32位的存儲(chǔ)器？

(2)需要多少片RAM芯片？

(3)該存儲(chǔ)器需要多少字節(jié)地址位？

(4)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。解：采用字位擴(kuò)展的方法。需要32片SRAM芯片。

ramsel73-8譯碼ramsel2ramsel1ramsel0…A22-20A22-2A19-2OE#MREQ#R/W#CPUD31~D0D31~D0D31~D0D31~D0D31~D0WEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片D例4.1

解:

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼(2)確定芯片的數(shù)量及類型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位4.2(3)分配地址線A10~A0接2K

×

8位ROM的地址線A9~A0接1K

×

4位RAM的地址線(4)確定片選信號(hào)CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM4.22K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1

CPU與存儲(chǔ)器的連接圖4.2………(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼例4.2

假設(shè)同前，要求最小4K為系統(tǒng)程序區(qū)，相鄰8K為用戶程序區(qū)。(2)確定芯片的數(shù)量及類型(3)分配地址線(4)確定片選信號(hào)1片4K

×

8位

ROM2片4K

×

8位

RAMA11~A0接ROM和RAM的地址線4.2例4.3

設(shè)CPU有20根地址線，8根數(shù)據(jù)線。并用IO/M作訪存控制信號(hào)。RD為讀命令，WR為寫命令。現(xiàn)有2764EPROM(8K×8位),外特性如下：用138譯碼器及其他門電路（門電路自定）畫出CPU和2764的連接圖。要求地址為F0000H~FFFFFH,

并寫出每片2764的地址范圍。4.2…D7D0CEOECE片選信號(hào)OE允許輸出PGM可編程端PGM…A0A122.存儲(chǔ)器舉例CPU的地址總線16根(A15—A0，A0為低位)；雙向數(shù)據(jù)總線8根(D7—D0)，控制總線中與主存有關(guān)的信號(hào)有：MREQ，R/W。主存地址空間分配如下：

0—8191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；

8192—32767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。

現(xiàn)有如下存儲(chǔ)器芯片：

EPROM：8K×8位(控制端僅有CS);