GB/T 18349-2001集成電路/計(jì)算機(jī)硬件描述語言Verilog

！C5.35.060L74中華人民共和國國家標(biāo)準(zhǔn)GB/T18349-2001集成電路/計(jì)算機(jī)硬件描述語言VerilogIntegratedCircuit/ComputerHardwareDescriptionLanguageVerilog2001-04-09發(fā)布2001-10-01實(shí)施國家質(zhì)量技術(shù)監(jiān)督局發(fā)布

GB/T18349-2001二前言概述詞法約定數(shù)據(jù)類型4表達(dá)式…語義調(diào)度··….·……······5332斌值語句…6門級(jí)建模和開關(guān)級(jí)建?！脩舳x的基元（UDPs）97110任務(wù)和兩數(shù)有名稱的塊和任務(wù)的停用層次化結(jié)構(gòu)……12100指定塊：.···························1131系統(tǒng)任務(wù)和面數(shù)·值變轉(zhuǎn)儲(chǔ)(VCD)文件155編譯指令…16TF和PL.IACC的接口機(jī)制PI.I17018ACC例行程序的使用ACC例行程序的定義20819TF例行程序的使用·332TF例行程序的定義VPI例行程序的使用·22372：VPI例行程序的定義……23398附錄A(標(biāo)準(zhǔn)的附錄）形式化語法定義附錄B(標(biāo)準(zhǔn)的附錄）關(guān)關(guān)鍵詞列表…138）acc_uscr.h文件附錄C(標(biāo)準(zhǔn)的附錄）434附錄標(biāo)準(zhǔn)的附錄）veriuser.h文件446附錄E(標(biāo)準(zhǔn)的附錄）vpi_user.h文件454469附錄F(提示的附錄）系統(tǒng)任務(wù)和函數(shù)……·編譯指令……小附錄G(提示的附錄）附錄H(提示的附錄）考文獻(xiàn)475附錄I提示的附錄）專用術(shù)語中英文對(duì)照表475

GB/T18349-2001本標(biāo)準(zhǔn)等同采用（美國)電氣與電子工程師協(xié)會(huì)：IEEESid1364-1995《基于硬件描述語言Veriog的標(biāo)準(zhǔn)硬件描述語言》其技術(shù)內(nèi)容與1EEEStd1364一1995完全一致，標(biāo)準(zhǔn)結(jié)構(gòu)也無任何改動(dòng)，只是增加了附錄1專用術(shù)語中英文對(duì)照表”以利于本標(biāo)準(zhǔn)專業(yè)術(shù)語的統(tǒng)一。EEESld1364-1995標(biāo)準(zhǔn)已被世界各工業(yè)發(fā)達(dá)國家普通接受，將共等同采用為我國國家標(biāo)準(zhǔn)將使我國的集成電路（AD軟件技術(shù)在使用方法上與國際保持一致，有利于我國與國際集成電路設(shè)計(jì)技術(shù)標(biāo)準(zhǔn)化接軌，也有利于我國硬件描述語言按國際慣例規(guī)范化。VerilogHD（VcrilogHardwareDcscripuionL.anguage,VerilogHDL)是一項(xiàng)重要的集成電路CAD軟件技術(shù)，是當(dāng)前HDL（硬件描述語言)設(shè)計(jì)方法學(xué)的基礎(chǔ)，受到半導(dǎo)體及集成電路設(shè)計(jì)行業(yè)的警追重視，世界各大半導(dǎo)體公司大多采用了該標(biāo)準(zhǔn)。當(dāng)前國際微電子技術(shù)正在迅猛發(fā)展,我國正處在突破集成電路產(chǎn)業(yè)落后局面的關(guān)鍵時(shí)刻.而集成電路設(shè)計(jì)是有可能首先取得成功的行業(yè)·這一點(diǎn)在國內(nèi)已取得共識(shí)。因此·本標(biāo)準(zhǔn)的發(fā)布實(shí)施必將會(huì)對(duì)我國的CAD發(fā)展有重要的推動(dòng)作用，硬件描述語言Verilog是PhilipR.Moorby于1983年在英格蘭阿克頓市的（atcwayDcaignAu-lomation硬件描述語言公司設(shè)計(jì)出來的，該公司在同一年發(fā)布了"VerilogHDL.”及其模擬器，并于1985年推出改進(jìn)產(chǎn)品Vcrilog-Xl.。1989年12月，dence公司并購了這家公司，并于1990年將VerilogHDL公開，成立了（Vi((penVeriloglntcrnational)。OV1是由VerilogHDL用戶和CAE供應(yīng)商組成的行業(yè)協(xié)會(huì)·負(fù)責(zé)推動(dòng)和制定工業(yè)標(biāo)準(zhǔn)。VerilogHDL.在1995年12月12日被IEEE接納為IEEEstd1364-1995工業(yè)標(biāo)準(zhǔn)（下文簡(jiǎn)稱Verilog）。Verilog從誕生起就與生產(chǎn)實(shí)際緊密結(jié)合在一起，具有結(jié)構(gòu)消晰、文法簡(jiǎn)明、功能強(qiáng)大、高速模擬和多庫支持等優(yōu)點(diǎn)，并獲得許多工具的支持，深受用戶的喜愛。雖然另一種硬件描述語言VHI.于1987年首先成為IEEEsld1076-1987標(biāo)準(zhǔn)，并于1993年擴(kuò)展為IEEEsld1076一1993標(biāo)準(zhǔn)，使它得到迅速發(fā)展,但是Verilog實(shí)際上是IC行業(yè)標(biāo)準(zhǔn)，特別是在1995年12月被IEEE接納為正式標(biāo)準(zhǔn)后，使它成為一種很有克爭(zhēng)力的硬件描述語言。VerilogIEEEsld1364-1995標(biāo)準(zhǔn)包含的內(nèi)容十分豐富,主要有：詞法約定、數(shù)據(jù)類型、表達(dá)式、語義調(diào)度、賦值語句、門級(jí)建模和開關(guān)級(jí)建模、用戶定義的基元、行為級(jí)建模、任務(wù)和函數(shù)、有名稱的塊和任務(wù)的停用、層次化結(jié)構(gòu)、指定塊、系統(tǒng)任務(wù)和函數(shù)、值變轉(zhuǎn)儲(chǔ)文件、編譯指令、PLITF和ACC接口機(jī)制、ACC程序定義及ACC程序的使用TF程序定義及TF程序的應(yīng)用、VPI程序定義及VPI程序的使用等內(nèi)容。本標(biāo)準(zhǔn)中黑體字和斜體字的說明見1.3。本標(biāo)準(zhǔn)的附錄A、附錄B、附錄C、附錄D、附錄E都是標(biāo)準(zhǔn)的附錄。本標(biāo)準(zhǔn)的附錄F、附錄G、附錄H和附錄1都是提示的附錄。本標(biāo)準(zhǔn)由中國標(biāo)準(zhǔn)研究中心和北京理工大學(xué)提出。本標(biāo)準(zhǔn)由全國信息技術(shù)標(biāo)準(zhǔn)化技術(shù)委員會(huì)歸口。本標(biāo)準(zhǔn)起草單位：北京理工大學(xué)和中國標(biāo)準(zhǔn)研究中心，本標(biāo)準(zhǔn)主要起草人：劉明業(yè)、蔣敬旗、董連續(xù)、石峰、胡燕翔、葉梅龍、董國華、樊孝忠。

中華人民共和國國家標(biāo)準(zhǔn)集成電路/計(jì)算機(jī)硬件描述語言VerilogGB/T18349—2001IntegratedCircuit/ComputerHardwareDescriptionLanguageVerilog概述1.1本標(biāo)準(zhǔn)的目的本標(biāo)準(zhǔn)旨在作為Verilog"硬件描述語言(HDL.)的完整規(guī)范。本文檔包括：VerilogHDL所有結(jié)構(gòu)的形式化語法和語義;模擬系統(tǒng)的任務(wù)和函數(shù)，例如文本輸出鼠示命令；編譯指令,例如文本替代宏和模擬的時(shí)間刻度；編程語言接口（PI.I)的連接機(jī)制：存取例行程序、任務(wù)例行程序/函數(shù)例行程序以及Verilog的過程化接口例行程序的形式化語法和語義：應(yīng)用實(shí)例；-PLI頭文件列表1.2本標(biāo)準(zhǔn)使用的一些約定本標(biāo)準(zhǔn)分為多章，每章集中述該語言的某個(gè)特定間題。每章中各條論述單獨(dú)的結(jié)構(gòu)和概念。論述中首先是對(duì)結(jié)構(gòu)或概念的介紹和基本原理，接著是語法和語義描述，以及一些舉例和注釋。本標(biāo)準(zhǔn)中使用的動(dòng)詞"shall"表示強(qiáng)制要求，而動(dòng)詞"can”表示可選擇性。這些動(dòng)詞對(duì)于不同的該者表示不同的含義：a）對(duì)于VerilogHDL的工具開發(fā)人員來說，動(dòng)詞"shall"表示標(biāo)準(zhǔn)強(qiáng)加的要求。要求最終實(shí)現(xiàn)的結(jié)果能夠?qū)崿F(xiàn)這些要求，如果要求不能得到滿足就報(bào)錯(cuò)。b）對(duì)于VerilogHDL模型開發(fā)人員來說，動(dòng)詞“shall"表示VerilogHDL的特性是語言定義的自然結(jié)果。要求模型開發(fā)人員能夠遭循這些特性所隱含的約束。動(dòng)詞"an"表示可選擇性，模型開發(fā)人員可以隨意操作。如果采用,則要求模型開發(fā)人員遵循語言定義所閘明的要求。）對(duì)于使用VerilogHDL模型的用戶來說,動(dòng)詞"shall"表示模型的特性是語言定義的自然結(jié)果模型用戶可以依賴VerilogHDL源文本隱含的模型特性。1.3語法描述使用BackusNaur范式（BNF）進(jìn)行VerilogHDL的形式化描述。使用以下約定：a）使用小寫字母、下劃線表示語